资源列表
[VHDL编程] Design-Of-DDR-SDRAM-Using-Verilog-HDL
说明:implementation of ddrsdram<steiner> 在 2026-01-03 上传 | 大小:6kb | 下载:0
[VHDL编程] TIMEQUEST-PLL
说明:在TIMEQUEST约束PLL输出方法 FPGA-PLL output method FPGA TIMEQUEST constraints<linkpjc> 在 2026-01-03 上传 | 大小:290kb | 下载:0
[VHDL编程] EDAshipinchuli
说明:采用FPGA芯片对,CCD摄像头的输出的模拟视频信号进行采集,转换为640*480分辨率的视频数据,并暂存于外部SRAM或SDRAM中-The FPGA chip, the output of the CCD camera analog video signal acquisition, converted to 640* 480 resolution video data, and temporarily stored in the external SRAM or SDRAM<白龙> 在 2026-01-03 上传 | 大小:3.72mb | 下载:0
[VHDL编程] ser_to_parr
说明:很有用的10bit串并转换verilog程序,需要的可以拿去参考下,在quartusII上已验证过-Useful 10bit string and convert verilog program, need to take a reference, has been verified in quartusII<王诚> 在 2026-01-03 上传 | 大小:1.31mb | 下载:0