[VHDL编程] stop_watch

说明：采用Quartus2编写的电子秒表电路 实现计时、暂停等功能-Quartus2 prepared using electronic stopwatch timer circuit, suspension and other functions
<gz208> 在 2025-12-20 上传 | 大小：341kb | 下载：0

[VHDL编程] vhdlexample

说明：对学习ＶＨＤＬ有很大的帮助，希望大家一起分享．-Learning VHDL great help, hope that we share.
<yangjuncheng> 在 2025-12-20 上传 | 大小：165kb | 下载：0

[VHDL编程] sc2_1.4beta.tar

说明：基于C语言的VHDL数据流处理的建模工具，适合于C下编写的算法做加速处理．-C language based on VHDL modeling data-stream processing tool, suitable for algorithm C, prepared to do to speed up processing.
<Zexiang Ding> 在 2025-12-20 上传 | 大小：4.23mb | 下载：0

[VHDL编程] suif1_3_rh8

说明：c到DHL的转换工具，适合用Ｃ语言编的算法在FPGA上做加速处理．-c to DHL conversion tools for C language made use of the algorithm in FPGA to do to speed up processing.
<Zexiang Ding> 在 2025-12-20 上传 | 大小：155kb | 下载：0

[VHDL编程] sc2_1.1beta.tar

说明：c到DHL的转换工具，适合用Ｃ语言编的算法在FPGA上做加速处理．-c to DHL conversion tools for C language made use of the algorithm in FPGA to do to speed up processing.
<Zexiang Ding> 在 2025-12-20 上传 | 大小：3.07mb | 下载：0

[VHDL编程] sc2_1.3beta.tar

说明：c到DHL的转换工具，适合用Ｃ语言编的算法在FPGA上做加速处理．-c to DHL conversion tools for C language made use of the algorithm in FPGA to do to speed up processing.
<Zexiang Ding> 在 2025-12-20 上传 | 大小：4.08mb | 下载：0

[VHDL编程] Quartus7.2_crack

说明：qutartusII7.2的破解工具。之不过是在6.0的基础上，但是可以用。-qutartusII7.2 the crack tool. It is based on the 6.0, but can be used.
<guobo> 在 2025-12-20 上传 | 大小：530kb | 下载：0

[VHDL编程] lighting

说明：opengl对于灯光的运用。不错的灯光学习实例-opengl for the use of lighting. Learn from examples of good lighting
<丁伋堃> 在 2025-12-20 上传 | 大小：40kb | 下载：0

[VHDL编程] shipin

说明：vhdl编程 视频传输格式时序 可应用于液晶显示-VHDL programming format video transmission timing can be applied to liquid crystal display
<张树平> 在 2025-12-20 上传 | 大小：1kb | 下载：0

[VHDL编程] psk

说明：利用VHDL语言实现在，altera 公司的cyclone芯片上实现数字信号的2psk调制解调功能-The use of VHDL language to achieve, altera s cyclone chip digital signal modulation and demodulation functions 2psk
<叶峰> 在 2025-12-20 上传 | 大小：287kb | 下载：0

[VHDL编程] BFSK_VHDL_CODING

说明：使用DDS技术，应用altera公司的芯片，以及杭州康芯公司的试验箱，实现BFSK信号的调制解调-The use of DDS technology, applications altera chips, as well as the core company in Hangzhou, Culture and Sport chamber, the realization of BFSK signal modulation and demodulation
<叶峰> 在 2025-12-20 上传 | 大小：259kb | 下载：0

[VHDL编程] clock

说明：数字钟的VHDL源程序，可实现整点报时、闹钟的功能，还有常有星期的显示，已调试过-Digital Clock in VHDL source code, enabling the whole point timekeeping, alarm clock function, there are often weeks of shows that have been debug
<玉峰> 在 2025-12-20 上传 | 大小：1.28mb | 下载：0