[VHDL编程] sgmii_latest.tar

说明：This core implements Physical Coding Sublayer of 1000BaseX transmission (IEEE 802.3 Clause36 and 37). This core can also be used for SGMII interface as this interface leverages 1000BaseX PCS. The differences between the 2 protocols are Link-timer and
<Archie> 在 2025-12-31 上传 | 大小：15.3mb | 下载：0

[VHDL编程] sdram

说明：自己做的一个SDRAM控制器，供大家参考啊！-Own a SDRAM controller for your reference!
<李涛> 在 2025-12-31 上传 | 大小：2.72mb | 下载：0

[VHDL编程] a1

说明：1 bit MUX 用ISE写的1bit MUX的verilog code 可以在ISE上模拟1bit MUX的运作-1 bit MUX It is a file of verilog code to design a 1 bit MUX. It is design by ISEbit
<崔博> 在 2025-12-31 上传 | 大小：1kb | 下载：0

[VHDL编程] tanchishe

说明：verilog编写的贪吃蛇小游戏，能够在vga上显示，可以通过sp3键盘控制蛇的运动，吃食物-verilog prepared by the Snake game, vga on display by sp3 keyboard to control the movement of the snake to eat the food
<> 在 2025-12-31 上传 | 大小：20kb | 下载：0

[VHDL编程] EDA

说明：VHDL实现一个整点报时的秒表第一个子程序-VHDL achieve a integral point time of the stopwatch 1
<于欣雨> 在 2025-12-31 上传 | 大小：6kb | 下载：0

[VHDL编程] comp_16

说明：设计16位同步计数器 要求：（1）分析16位同步计数器结构和电路特点； （2）用硬件描述语言进行设计； （3）编写测试仿真并进行仿真。-Design 16-bit synchronous counter requirements: (1) analysis of the 16-bit synchronous counter and circuit characteristics (2) hardware descr iption language design (3) pre
<15416> 在 2025-12-31 上传 | 大小：20kb | 下载：0

[VHDL编程] sv

说明：stack and events in system verilog
<Kiran> 在 2025-12-31 上传 | 大小：1kb | 下载：0

[VHDL编程] LCD-Driver-And-Keyboard-char-Asm(www.bargh20.com)

说明：LCD Driver And Keyboard char Asm(www.bargh20.com)
<vahid> 在 2025-12-31 上传 | 大小：20kb | 下载：0

[VHDL编程] 7_DynDigTub

说明：FPGA，VHDL语言动态显示一位数码管，使用所有FPGA芯片，课重新分配引脚-FPGA, VHDL language dynamically display a digital tube, all FPGA chip, the lesson reallocate pin! !
<李诚> 在 2025-12-31 上传 | 大小：415kb | 下载：0

[VHDL编程] 2_KeyLED

说明：FPGA，VHDL语言 用按键点亮一个灯，适用于所有FPGA芯片，可重新分配引脚-FPGA, VHDL language with the keys lit a lamp, applies to all FPGA chip and can reallocate pin! !
<李诚> 在 2025-12-31 上传 | 大小：272kb | 下载：0

[VHDL编程] 6_DigTub

说明：FPGA，VHDL 语言 静态点亮一位数码管，适用于所有FPGA芯片，VHDL源程序！-FPGA, VHDL language static lit a digital control applies to all FPGA chip, VHDL source code!
<李诚> 在 2025-12-31 上传 | 大小：275kb | 下载：0

[VHDL编程] 8_LigWater

说明：FPGA，VHDL语言 ：分频1S 8位流水灯，适用于所有FPGA芯片，VHDL源程序-FPGA, VHDL language: divide-1S 8 light water, and apply to all FPGA chip, VHDL source code! !
<李诚> 在 2025-12-31 上传 | 大小：443kb | 下载：0