[VHDL编程] FPGA-based-embedded-system-design

说明：基于FPGA的嵌入式系统设计-FPGA-based embedded system design
<轩> 在 2025-06-22 上传 | 大小：411kb | 下载：0

[VHDL编程] SIN001

说明：sin函数波形发生的VERILOG语言原代码-the VERILOG language original code sin function waveform generation
<李龙进> 在 2025-06-22 上传 | 大小：349kb | 下载：0

[VHDL编程] Ram_FIFO

说明：同步fifo 适合学生使用 深度为十六 适合刚入门的学生联系堆栈-sys fifo
<周晓辰> 在 2025-06-22 上传 | 大小：1kb | 下载：0

[VHDL编程] xulie

说明：序列检测器 用于BASYS2板子 教学用-this is a xulie checker
<周晓辰> 在 2025-06-22 上传 | 大小：4kb | 下载：0

[VHDL编程] chufa

说明：四位有符号数字除法 用于basys2板子-divider divider for basys2 sjtu
<周晓辰> 在 2025-06-22 上传 | 大小：4kb | 下载：0

[VHDL编程] mimasuo

说明：数字密码锁 sjtu 用于教学 basys2板子-digital codelock for SJTU
<周晓辰> 在 2025-06-22 上传 | 大小：6kb | 下载：0

[VHDL编程] minus

说明：无符号数减法，结果在按下输出键后输出，有清零功能-minus no signal can be clear
<周晓辰> 在 2025-06-22 上传 | 大小：2kb | 下载：0

[VHDL编程] password

说明：password vhdl代码 用于basys2板子-password for basys SJTU STUDENTS
<周晓辰> 在 2025-06-22 上传 | 大小：2kb | 下载：0

[VHDL编程] add_ded_module

说明：使用Verilog语言编写的4位加减法器，经验证能在FPGA开发板上实现。-Verilog4 bit adder-subtractor.
<李泽骏> 在 2025-06-22 上传 | 大小：337kb | 下载：0

[VHDL编程] Calculate_module

说明：使用Verilog语言编写的计算器，能实现10以下2个数的加法和乘法运算。 -Calculator using Verilog language, number 10 addition and multiplication.
<李泽骏> 在 2025-06-22 上传 | 大小：3.11mb | 下载：0

[VHDL编程] Clock_module

说明：使用Verilog语言编写的建议时钟，并能通过按键配置时钟。-Recommended clock using Verilog language, and through the buttons configuration clock.
<李泽骏> 在 2025-06-22 上传 | 大小：3.37mb | 下载：0

[VHDL编程] xufeng_cdr

说明：软件CDR 设计，在LATTICE 平台上验证通过，含说明PPT。Lattice soft cdr-Lattice soft cdr
<ZHOUJT> 在 2025-06-22 上传 | 大小：39kb | 下载：0