[VHDL编程] FinalCPU

说明：用VHDL语言编写的简单CPU程序,实现了加减乘除和移位功能。-a simple CPU program writen by VHDL language , it realizes the add, subtract, multiply ，divide and shift function.
<myw> 在 2025-06-20 上传 | 大小：471kb | 下载：0

[VHDL编程] M_code

说明：m序列实现,里面含verilog代码和教程，适合学习-m code
<uodsi> 在 2025-06-20 上传 | 大小：152kb | 下载：0

[VHDL编程] dds

说明：是vhdl语言写的dds的部分代码，留下来，方便以后查看-The vhdl language written dds part of the code , to stay , convenient View
<郑> 在 2025-06-20 上传 | 大小：2kb | 下载：0

[VHDL编程] ISE_lab14

说明：以前的xilinx公司的软件的FPGA的实验程序4-Xilinx company s previous software FPGA experimental program
<郑> 在 2025-06-20 上传 | 大小：507kb | 下载：0

[VHDL编程] ISE_lab15

说明：以前的xilinx公司的软件的FPGA的实验程序-FPGA experimental program xilinx company s previous software
<郑> 在 2025-06-20 上传 | 大小：1.97mb | 下载：0

[VHDL编程] ISE_lab16

说明：FPGA experimental program xilinx company s previous software -FPGA experimental program xilinx company s previous software
<郑> 在 2025-06-20 上传 | 大小：472kb | 下载：0

[VHDL编程] ISE_lab17

说明：FPGA experimental program xilinx company s previous software -FPGA experimental program xilinx company s previous software
<郑> 在 2025-06-20 上传 | 大小：2.57mb | 下载：0

[VHDL编程] ISE_lab18

说明：FPGA experimental program xilinx company s previous software -FPGA experimental program xilinx company s previous software
<郑> 在 2025-06-20 上传 | 大小：4.67mb | 下载：0

[VHDL编程] detector

说明：序列检测器，实验题第一题，懂的人都懂得，可以实现对1101的检测，使用状态机-Sequence detector
<zdg> 在 2025-06-20 上传 | 大小：418kb | 下载：0

[VHDL编程] RAM_FIFO

说明：双向fifo,但只能实现只读或者只写，同步读写在时序上很难做出好的设计和判断-bidirectional fifo
<zdg> 在 2025-06-20 上传 | 大小：471kb | 下载：0

[VHDL编程] divide

说明：实现带符号位的除法，使用二进制的左移处理，属于第三个大作业，懂的人都懂得-signed divide
<zdg> 在 2025-06-20 上传 | 大小：3.43mb | 下载：0

[VHDL编程] work1

说明：简单的3三八译码器实现，通过vhdl语言实现，6.0下编译仿真通过-Simple 3 thirty-eight of decoder achieved by vhdl language 6.0 compiler through simulation
<李奇杰> 在 2025-06-20 上传 | 大小：174kb | 下载：0