[VHDL编程] std_ovl_v2p7_Feb2013

说明：目前最新的OVL库，里面是标准的ASSERTION模块，支持VHDL刚Verilog，最近在做AXI协议验证的时候用到，分享下-The latest OVL(open verification library),including all standard module of assertions(VHDL and Verilog). It can be used into AXI Protocl Verification. Just share with you guys.
<张无忌> 在 2025-06-09 上传 | 大小：4.79mb | 下载：0

[VHDL编程] nand_model

说明：Nand Flash的Verilog代码，可以用于对nand flash操作的仿真-Verilog code of Nand Flash. It can be used for nand flash operate simulation.
<张无忌> 在 2025-06-09 上传 | 大小：66kb | 下载：0

[VHDL编程] PS2-verification

说明：It is made a verification of a FPGA board with a keyboard and a VGA
<anutzu07> 在 2025-06-09 上传 | 大小：9kb | 下载：0

[VHDL编程] UART-finite-state-machine

说明：基于Verilog语言的，用有限状态机实现Uart，很实用-UART design based on finite state machine
<黎杰> 在 2025-06-09 上传 | 大小：218kb | 下载：0

[VHDL编程] clock

说明：设计一台能显示时、分、秒的数字电子钟，具体要求如下： （1）时计数器用24进制计时电路，分、秒计数器用60进制计分、计秒电路； （2）可手动校时，能分别进行时、分的校正； （3）能实现整点报时功能。 -Design a table can display hours, minutes and seconds of digital electronic clock, the specific requirements are as follows: (a) when the cou
<mike> 在 2025-06-09 上传 | 大小：913kb | 下载：0

[VHDL编程] cnt4

说明：4位2进制计数器，可以灵活组装成任意位数的2进制计数器-4 binary counter, can be flexibly assembled into arbitrary digit binary counter
<jiasdhaf> 在 2025-06-09 上传 | 大小：1kb | 下载：0

[VHDL编程] NCO

说明：查表法实现NCO数控振荡器，16位频率控制字深度1024，包含ROM表-nco rom
<徐华> 在 2025-06-09 上传 | 大小：16kb | 下载：0

[VHDL编程] DE2_NET

说明：非常好的源代码文件 已经在fpga开发板上验证-Very good source code files have been verified in fpga development board
<汪华新> 在 2025-06-09 上传 | 大小：573kb | 下载：0

[VHDL编程] VGA

说明：实现vga的实现odule VGA( clock, switch, disp_RGB, hsync, vsync ) input clock //系统输入时钟 50MHz input [1:0]switch output [2:0]disp_RGB //VGA数据输出 output hsync //VGA行同步信号 output vsync //VGA场同步信号 reg [9:0] hcount //VGA行扫描计数器 re
<李阳> 在 2025-06-09 上传 | 大小：44kb | 下载：0

[VHDL编程] fftip_1k

说明：FFT IP核调用 VHDL语言 quartus -FFT IP core VHDL language called quartus
<王彩燕> 在 2025-06-09 上传 | 大小：22.25mb | 下载：0

[VHDL编程] chuankouchuankoutongxin

说明：FPGA异步串口通信示例程序，简单的FPGA串口通信接收程序，波特率为9600，采用16倍波特率接受,无奇偶校验位-FPGA asynchronous serial communication example program, a simple FPGA receiving procedures, serial communication baud rate to 9600, using 16 times the baud rate, and white parity bits
<杨杰> 在 2025-06-09 上传 | 大小：372kb | 下载：0

[VHDL编程] Serial_port_modul

说明：串口通讯的Verilog程序，用于FPGA控制串口进行数据发送，接收，包含一个串口模块和一个进行调试的主控模块，主控模块可以随意自我设置，串口模块是固定的，全部程序都经过调试，都带有注释，很清晰。-Verilog serial communication program for FPGA control serial data to send, receive, including a serial debugging module and a control module, control m
<展开> 在 2025-06-09 上传 | 大小：63kb | 下载：0