[VHDL编程] VHDL-CODE-for-adder-and-subtractor

说明：vhdl code for implementation of adder and subtractor on fpga
<kuldeep> 在 2025-06-08 上传 | 大小：14kb | 下载：0

[VHDL编程] Using-Behavioural-Style

说明：vhdl code for implementation of multiplexer and demultiplexer on fpga
<kuldeep> 在 2025-06-08 上传 | 大小：13kb | 下载：0

[VHDL编程] led

说明：采用并行算法实现流水灯设计,其中top_module是顶层文件。-Flash light by parallel algorithm design
<许雷> 在 2025-06-08 上传 | 大小：2kb | 下载：0

[VHDL编程] lcd_system

说明：LCD显示工程，其中包含了顶层文件和各个底层文件-LCD display project, which contains the top-level document and all underlying file
<许雷> 在 2025-06-08 上传 | 大小：7.14mb | 下载：0

[VHDL编程] OV7670-initial

说明：采用OV7670获取图像，并用IIC总线传输。里面有详细解释-Image obtained using the OV7670 , and use IIC bus. There are detailed explanations
<许雷> 在 2025-06-08 上传 | 大小：5kb | 下载：0

[VHDL编程] syn_fifo

说明：同步FIFO源代码，使用Verilog编写，用户可以轻松转换成VHDL。-Synchronized FIFO source code
<王敏志> 在 2025-06-08 上传 | 大小：1kb | 下载：0

[VHDL编程] logic_new3

说明：verilog简易逻辑分析仪2003年全国大学生电子设计大赛，仪器仪表题-verilog logic
<李巍> 在 2025-06-08 上传 | 大小：8.4mb | 下载：0

[VHDL编程] Spartan-3E

说明：Spartan+3E中文用户指南, Spartan+3E英文手册人工翻译过来的pdf版本-Spartan+3E Chinese user' s guide, Spartan+3E English translation of the manual labor pdf version
<Mars> 在 2025-06-08 上传 | 大小：4.18mb | 下载：0

[VHDL编程] uartverilog

说明：用verilog编写的FPGA 串口通信程序，开发平台quartus 11.0 经过测试，可以使用-verilog serial communication procedures, the development platform quartus 11.0
<李巍> 在 2025-06-08 上传 | 大小：618kb | 下载：0

[VHDL编程] clockend

说明：基于QuartusII开发环境，Cyclone III开发板的VerilogHDL多功能数字钟程序。可实现24小时计时，手动校时，闹钟，整点报时功能。分频模块在仿真和烧写是需要改变。-QuartusII based development environment, Cyclone III development board VerilogHDL multifunction digital clock procedures. Can achieve 24-hour clock, manual ti
<wickyfan> 在 2025-06-08 上传 | 大小：1.85mb | 下载：0

[VHDL编程] dds_double_new

说明：FPGA用verilog语言编写的 dds程序，两路输出，频率可调，相位可调，输出波形可调-FPGA using verilog language dds program, two outputs, adjustable frequency, phase adjustable, adjustable output waveform
<李巍> 在 2025-06-08 上传 | 大小：4.41mb | 下载：0

[VHDL编程] temperature

说明：DS 18B20的VerilogHDL驱动程序-DS 18B20 driver' s VerilogHDL
<刘大> 在 2025-06-08 上传 | 大小：366kb | 下载：0