资源列表
[VHDL编程] ADC_Sample
说明:本人自己经过实践检验的ADC数据采集程序,通过FPGA采集数据,并用SRAM做缓存,用Verilog编写的,非常好用。-I own proven ADC data collection procedures, data collection through the FPGA and SRAM do with caching, using Verilog prepared, very easy to use.<孟德> 在 2025-06-09 上传 | 大小:1.18mb | 下载:0
[VHDL编程] booth-mutiplier
说明:booth乘法器的verilog实现及仿真。 内含verilog源码和modelisim仿真源码,清晰的实现了硬件乘法器,代码注释清晰-booth multiplier verilog verilog implementation and simulation contains the source code and modelisim simulation code, clear notes<孙浩> 在 2025-06-09 上传 | 大小:501kb | 下载:0
[VHDL编程] driver_board_VerilogHDL
说明:CPLD 8移位控制测试通过边沿检测信号-CPLD 8 shift control signal edge detection test<lixiang> 在 2025-06-09 上传 | 大小:810kb | 下载:0
[VHDL编程] 24chdetcpld
说明:CPLD 24个通道循环检测有时序可控制反馈回路时间差-24-channel detector has a feedback loop to control the timing<lixiang> 在 2025-06-09 上传 | 大小:894kb | 下载:0
[VHDL编程] testcordic
说明:catapult c cordic程序,可以转换成verilog语言,完成用modelsim进行仿真,结果可以与matlab进行比较。-catapult c cordic program<wangjun> 在 2025-06-09 上传 | 大小:514kb | 下载:0
[VHDL编程] include_c_to_verilog
说明:catapult c函数库,可以进行fpga定点仿真,非常有价值。-catapult c library<wangjun> 在 2025-06-09 上传 | 大小:757kb | 下载:0
[VHDL编程] Project10
说明:Hamming codes can detect up to two-bit errors or correct one-bit errors without detection of uncorrected errors. By contrast, the simple parity code cannot correct errors, and can detect only an odd number of bits in error. Hamming codes are perfect<AAA> 在 2025-06-09 上传 | 大小:34kb | 下载:0