[VHDL编程] piso8_ok

说明：串并转换，VHDL版，epm570t100c芯片-Serial to parallel conversion, VHDL version, epm570t100c chip
<HAM> 在 2025-06-23 上传 | 大小：153kb | 下载：0

[VHDL编程] syn_cnter_4

说明：四位计数器，VHDL版，基于cpld EPM570芯片-The four bit counter, VHDL version, EPM570 chip based on CPLD
<HAM> 在 2025-06-23 上传 | 大小：154kb | 下载：0

[VHDL编程] example16-dac7512-sina-wave-ok

说明：VHDL 基于cpld EPM570的DA转换代码-VHDL CPLD EPM570 the DA conversion code based on
<HAM> 在 2025-06-23 上传 | 大小：278kb | 下载：0

[VHDL编程] pro

说明：基于Verilog HDL的数字交通灯的设计-Digital Verilog HDL-based design of traffic lights
<若雫> 在 2025-06-23 上传 | 大小：815kb | 下载：0

[VHDL编程] usb_packet_fifo

说明：usb packet fifo VHDL
<zhou tao> 在 2025-06-23 上传 | 大小：1kb | 下载：0

[VHDL编程] tx_buffer_inband

说明：FPGA,TX发送模块VHDL程序。-tx buffer inband VHDL
<zhou tao> 在 2025-06-23 上传 | 大小：2kb | 下载：0

[VHDL编程] Verilog135

说明：VERILOG实用小例，约135个，特别对于初学者很有用处-VERILOG Practical cases, about 135, particularly useful for beginners
<yubo> 在 2025-06-23 上传 | 大小：25kb | 下载：0

[VHDL编程] counter

说明：一个100MHZ的时钟信号经过分频器得到1HZ信号，然后输入到三位计数器中，计数器的输出在相应的FPGA上的LED灯上展示。该程序主要包含四部分：测试文件、顶层文件、分屏器模块和计数器模块。-100MHZ clock signal through a divider to get 1HZ signal, and then input to the three counters, the output of the counter displayed on the corresponding LE
<asong> 在 2025-06-23 上传 | 大小：1kb | 下载：0

[VHDL编程] simple_CPU_VHDL

说明：简单的CPU的VHDL设计 vhdl代码和cpu设计过程--Simple CPU design of the VHDL code and VHDL design process cpu
<woshi> 在 2025-06-23 上传 | 大小：2.42mb | 下载：0

[VHDL编程] Verilog-Code-Receiver

说明：Verilog Code for Receiver USART
<Tushar> 在 2025-06-23 上传 | 大小：1kb | 下载：0

[VHDL编程] Verilog-Code-Transmitter

说明：Verilog Code for Transmitter USART
<Tushar> 在 2025-06-23 上传 | 大小：1kb | 下载：0

[VHDL编程] 38-always

说明：此程序采用always语句实现3-8译码器功能，仿真波形正确。-This program uses the always statement to realize 3-8 decoder function, simulation waveform is right.
<Dr.Shang> 在 2025-06-23 上传 | 大小：119kb | 下载：0