[VHDL编程] lab7_adders2

说明：加法器的实现verilog SMIES实验课程-The implementation of adders. Experiment of SMIE.
<Wangchy> 在 2025-06-21 上传 | 大小：547kb | 下载：0

[VHDL编程] lab7_adders3

说明：加法器的verilog实现，第二种方法：超前进位加法器 -Another implementation of adder in verilog
<Wangchy> 在 2025-06-21 上传 | 大小：556kb | 下载：0

[VHDL编程] lab7_2_new

说明：移动信息工程学院实验课程源码：用FSM实现soda_machine(自动售货机)-Use verilog to implemwnt a soda_machine
<Wangchy> 在 2025-06-21 上传 | 大小：1.87mb | 下载：0

[VHDL编程] lab9_1_1

说明：用verilog模拟一个十字路口的红绿灯。移动信息工程学院实验题-To implement a traffic light in verilog.The experiment of SMIE
<Wangchy> 在 2025-06-21 上传 | 大小：468kb | 下载：0

[VHDL编程] lab9_2

说明：用verilog实现更高级的交通灯：增加*模式。实质上是对米粒状态机的掌握-An implementation in verilog on Mealy FSM
<Wangchy> 在 2025-06-21 上传 | 大小：471kb | 下载：0

[VHDL编程] cycloneIII_3c120_dev_niosII_standard

说明：cycloneIII_3c120_dev_niosII_standard是atlter官方例程-cycloneIII_3c120_dev_niosII_standard is atlter official routine
<zfy> 在 2025-06-21 上传 | 大小：1.57mb | 下载：0

[VHDL编程] cycloneIII_3c120_dev_power_demo

说明：cycloneIII_3c120_dev_power_demo atlera公司官方例程-cycloneIII_3c120_dev_power_demo atlera company official routines
<zfy> 在 2025-06-21 上传 | 大小：2.02mb | 下载：0

[VHDL编程] cycloneIII_3c120_dev_my_first_fpga

说明：cycloneIII_3c120_dev_my_first_fpga altera官方例程-cycloneIII_3c120_dev_my_first_fpga altera official routines
<zfy> 在 2025-06-21 上传 | 大小：973kb | 下载：0

[VHDL编程] cycloneIII_3c120_dev_quartus_pinouts

说明：cycloneIII_3c120_dev_quartus_pinouts altera官方源码-cycloneIII_3c120_dev_quartus_pinouts altera official source
<zfy> 在 2025-06-21 上传 | 大小：19kb | 下载：0

[VHDL编程] Electronic-Clock

说明：电子表具有显示和调时的基本功能，可以显示时、分、秒和毫秒，并通过按键进行工作模式选择，工作模式有4种，分别是正常计时模式、调时模式、调分模式、调秒模式。-Electronic watch has the basic function of the display and adjust, can display when, minutes, seconds, and milliseconds, and through the keys work mode selection, working
<刘亮> 在 2025-06-21 上传 | 大小：3kb | 下载：0

[VHDL编程] DDS

说明：基于 altera cyclone Ⅳ EP4CE30F23C8N的DDS原理、设计方案以及源代码。可以直接考入开发板使用，内含modelsim波形图，方便仿真使用-Based on the principle of altera cyclone Ⅳ EP4CE30F23C8N DDS, design programs and source code. Can be directly admitted to the development board, containing modelsim w
<汪书潮> 在 2025-06-21 上传 | 大小：6.97mb | 下载：0

[VHDL编程] sync_fifo2

说明：基于 altera cyclone Ⅳ EP4CE30F23C8N平台开发。包含了sync结构的fifo2原理、设计方案以及源代码。可以直接考入开发板使用，内含modelsim波形图，方便仿真使用-Altera cyclone Ⅳ EP4CE30F23C8N based platform. Includes sync structure fifo2 principle, design and source code. Can be directly admitted to the develop
<汪书潮> 在 2025-06-21 上传 | 大小：4.22mb | 下载：0