[VHDL编程] SRAM_16Bit_512K

说明：Verilog 编写的IP核，512K的16位SRAM-Written in Verilog IP core, 512K 16-bit SRAM
<zhyy> 在 2025-12-24 上传 | 大小：11kb | 下载：0

[VHDL编程] DM9000A

说明：Verilog 编写的网卡DM9000A的IP核，altera公司寄的DE2系统中的源程序核-Verilog prepared DM9000A the IP core network card, altera company sent DE2 System source of nuclear
<zhyy> 在 2025-12-24 上传 | 大小：16kb | 下载：0

[VHDL编程] ISP1362

说明：Verilog 编写的ISP1362的控制器IP核，altera公司DE2系统中的源程序-Verilog prepared ISP1362 controller IP core, altera company source DE2 System
<zhyy> 在 2025-12-24 上传 | 大小：18kb | 下载：0

[VHDL编程] txxclock

说明：VHDL编写的数字钟，在Q-ii下编译，实现闹铃设置与定时闹铃，分时秒显示-VHDL prepared digital clock, in the Q-ii under the compiler to achieve regular alarm and alarm settings, time-seconds display
<> 在 2025-12-24 上传 | 大小：301kb | 下载：0

[VHDL编程] div

说明：该源码为VHDL语言编写的分频器，在W-4b教学平台上通过验证-The VHDL source for the prescaler languages, W-4b in the teaching platform validated
<> 在 2025-12-24 上传 | 大小：108kb | 下载：0

[VHDL编程] LIGHT

说明：--author: Suntion Tang --date: 2008-6-7 -- two warning --modify: By Suntion Tang at 2008-6-14 --descr iption: 顶层文件，由于此系统简单， -- 且底层文件不多，故放弃原理图描述，采用VHDL语言描述-author: Suntion Tang date: 2008-6-7 two warning modify: By Suntion Tang at 2008-6-14
<> 在 2025-12-24 上传 | 大小：172kb | 下载：0

[VHDL编程] 6713emiftofpgatopci

说明：6713emiftofpgatopci,这个是完整的一套从6713的emif到fpga的双口ram，然后主机通过9054到双口ram，交换数据完成-6713emiftofpgatopci, this is a complete set of the EMIF from 6713 to the FPGA
<丁科> 在 2025-12-24 上传 | 大小：2kb | 下载：0

[VHDL编程] ISE

说明：学习Xilinx公司开发软件ISE的基础资料，从最基础到复杂逻辑设计。-Learning Xilinx software ISE developed the basis of information from the most basic to complex logic design.
<wl> 在 2025-12-24 上传 | 大小：48.96mb | 下载：0

[VHDL编程] Cursor

说明：ALTERA的DE2平台VGA接口应用，由KEY0－KEY3控制上下左右，使屏幕上光标移动，由Verilog描述。-ALTERA the DE2 platform VGA interface applications, from top to bottom KEY0-KEY3 about control, so that the screen cursor by the Verilog descr iption.
<徐朝凯> 在 2025-12-24 上传 | 大小：761kb | 下载：0

[VHDL编程] Traffic

说明：使用ALTERA上DE2平台，使用Verilog描述，交通灯控制。-Using ALTERA on DE2 platform, use the Verilog descr iption of the traffic light control.
<徐朝凯> 在 2025-12-24 上传 | 大小：257kb | 下载：0

[VHDL编程] Time

说明：ALTERA上DE2平台，利用内部50M Hz时钟，在数码管模拟显示时间(时分秒)。-ALTERA on DE2 platform, using internal 50M Hz clock, in the digital control simulation show time (hours minutes and seconds).
<徐朝凯> 在 2025-12-24 上传 | 大小：595kb | 下载：0

[VHDL编程] PWMtest

说明：利用VHDL实现CPLD（EMP240T100C5）的PWM输出-Using VHDL realize CPLD (EMP240T100C5) of the PWM output
<ZXQ> 在 2025-12-24 上传 | 大小：170kb | 下载：0