[VHDL编程] uart

说明：UART developement in VHDL
<mohamed bouasria> 在 2025-06-21 上传 | 大小：74kb | 下载：0

[VHDL编程] autosell

说明：自动售货机程序，以Verilog三段式描述方法描述有限状态机FSM，编译及输出正常-Vending machine program, describe the method described in Verilog three-finite state machine FSM, compile and output normal
<Tom xue> 在 2025-06-21 上传 | 大小：1kb | 下载：0

[VHDL编程] Alarm

说明：The aim this project is to implement the functionality of a digital alarm clock on a FPGA. As soon as the FPGA is switched on, the clock starts. The alarm can be set using the dip-switches provided on the FPGA board. This is indicated through the LED
<bkaraca> 在 2025-06-21 上传 | 大小：473kb | 下载：0

[VHDL编程] 16-bit-crc16

说明：16位并行输入输入的CRC16,已验证无错误-16-bit parallel data input crc16, algorithm logic has been verified
<卫斯理> 在 2025-06-21 上传 | 大小：52kb | 下载：0

[VHDL编程] hello_world

说明：基于nisoII软核的摇摇棒设计，带中断-Rod shook nisoII soft-core-based design, with interrupt
<song> 在 2025-06-21 上传 | 大小：3kb | 下载：0

[VHDL编程] ise_tutorial_ug695

说明：非常有用的数字电路设计用书，也很适合初学者-useful for digital circuit design
<章凌> 在 2025-06-21 上传 | 大小：2.8mb | 下载：0

[VHDL编程] rs_jianhua

说明：实现rs编码器，用于基带信号的编码和解码，纠错编码-useful for digital siginal rs coding
<章凌> 在 2025-06-21 上传 | 大小：4.58mb | 下载：0

[VHDL编程] jishuqi

说明：Verilog实现计数器功能，开发环境是Quartus-I dont know
<skyadmin> 在 2025-06-21 上传 | 大小：331kb | 下载：0

[VHDL编程] Example2

说明：基于 VHDL 格雷码编码器设计 格雷（ Gray）码是一种可靠性编码，在数字系统中有着广泛的应用-Based VHDL design Gray Gray code encoder (Gray) code is a reliability of the encoder, it has been widely used in digital systems
<贺泽伟> 在 2025-06-21 上传 | 大小：3kb | 下载：0

[VHDL编程] Example3

说明：含异步清零和同步使能的加法计数器 二进制计数器是应用最多、功能最全的计数器之一，含异步清零和同步使能 的加法计数器的具体工作过程-Including synchronous and asynchronous clear to enable the addition counter binary counter is the most widely used one of the most versatile counter with asynchronous clear and spec
<贺泽伟> 在 2025-06-21 上传 | 大小：3kb | 下载：0

[VHDL编程] Example4

说明：八位七段数码管动态显示电路设计 使用的是两个四位一体、共阴极七段数码管 学习 VHDL 的 CASE 语句及多层次设计方法-Dynamic eight seven-segment LED display circuit design uses two one four, 7-segment LED common learning CASE statement VHDL design methods and the multi-level
<贺泽伟> 在 2025-06-21 上传 | 大小：3kb | 下载：0

[VHDL编程] Example5

说明：数控分频器设计 数控分频器的功能就是当输入端给定不同的输入数据时， 分频器对输入时钟 信号有不同的分频比，数控分频器就是用计数值可并行预置的加法计数器来设计 完成的，方法是将计数溢出位与预置数装载信号相接得到-NC NC divider divider design feature is that when the given input different input data, the frequency divider with a different frequency di
<贺泽伟> 在 2025-06-21 上传 | 大小：3kb | 下载：0