[VHDL编程] 32-bit-carry-look-ahead-adder

说明：This file contains Verilog codes
<Maf> 在 2025-12-25 上传 | 大小：11kb | 下载：0

[VHDL编程] CPU_single-(2)

说明：单周期CPU设计源码，基于Quatus II，亲测可用-Single-cycle CPU design source code, based on Quatus II, pro-test available
<zjy> 在 2025-12-25 上传 | 大小：2.3mb | 下载：0

[VHDL编程] full_adder

说明：用verilog语言编写的全加器模块代码，在ISE软件环境下编译开发，希望对大家有所帮助！-With verilog language full adder module code in ISE software compiler development environment, we want to help!
<黎涛> 在 2025-12-25 上传 | 大小：151kb | 下载：0

[VHDL编程] uart

说明： verilog 编写的FPGA串口报文收发程序，带奇偶校验位，并含有DS18B20温度传感器驱动程序，可以自行设置波特率.-verilog prepared by the FPGA serial transceiver procedures packets with parity, and contains a temperature sensor DS18B20 driver, you can set the baud rate yourself.
<杨杰> 在 2025-12-25 上传 | 大小：2.45mb | 下载：0

[VHDL编程] 7-16

说明：CIC滤波器的VERILOG HDL语言实现，通过QUARTUSII软件编译通过，仿真结果是正确的
<张侨> 在 2025-12-25 上传 | 大小：7kb | 下载：0

[VHDL编程] AES

说明：AES算法部分模块行位移列变换以及主题程序加密解密-AES algorithm transforms part of the module rows and columns relating to the displacement of encryption and decryption program
<秦川> 在 2025-12-25 上传 | 大小：455kb | 下载：0

[VHDL编程] fir-digital--lowpass-filter

说明：基于verilogHDL硬件描述语言的fir数字低通滤波器的设计-fir digital lowpass filter design based on verilogHDL
<贺璐璐> 在 2025-12-25 上传 | 大小：29kb | 下载：0

[VHDL编程] fft

说明：FFT implementation using fused floating point operations
<harishmundrathi> 在 2025-12-25 上传 | 大小：1kb | 下载：0

[VHDL编程] radix4

说明：FFT implementation using fused floating point operations
<harishmundrathi> 在 2025-12-25 上传 | 大小：1kb | 下载：0

[VHDL编程] dot_product

说明：FFT implementation using fused floating point operations
<harishmundrathi> 在 2025-12-25 上传 | 大小：1kb | 下载：0

[VHDL编程] addition

说明：FFT implementations using fused floating point operations
<harishmundrathi> 在 2025-12-25 上传 | 大小：1kb | 下载：0

[VHDL编程] TSTBENCH

说明：FFT implementations using fused floating point operations
<harishmundrathi> 在 2025-12-25 上传 | 大小：1kb | 下载：0