资源列表
[VHDL编程] can-sja1000
说明:CAN总线开发代码,FPGA与sja1000通信,可实现CAN的接收和发送。-The FPGA and the sja1000 CAN bus development code, communication, which CAN realize the CAN send and receive.<孙海洋> 在 2025-06-19 上传 | 大小:522kb | 下载:0
[VHDL编程] bus-invertcoding
说明:verilog code for bus invert coding<rajesh> 在 2025-06-19 上传 | 大小:55kb | 下载:0
[VHDL编程] floating-point-multip
说明:verilog code for floating point multiplier<rajesh> 在 2025-06-19 上传 | 大小:50kb | 下载:0
[VHDL编程] Array_slice_1Dx1D_of-bit-vector
说明:Array slice 1dx1D for individual access of element<mproject> 在 2025-06-19 上传 | 大小:91kb | 下载:0