资源列表
[VHDL编程] verilog串口通信程序
说明:串口通信程序,用于fpga的串口收发,并讲解了串口通信原理。(Serial communication program is used to receive and transmit the serial port of FPGA, and the principle of serial communication is explained.)<yanyan5927 > 在 2025-06-09 上传 | 大小:102kb | 下载:0
[VHDL编程] fifo
说明:每一个时钟(clk_100m)上升沿,判断写请求信号是否为高电平,如果为高电平,那么就将数据线上的数据写入FIFO,然后在下一个时钟上升沿,wrf_use增加1,表示FIFO队列里的数据增加了一个。 细心的朋友可能会发现,其实在这一过程中,读请求信号一直为高电平,仔细分析这两张图片,大概可以得出如下判断: 在每个读时钟的上升沿,首先判断读请求信号是否为高电平,若为高电平,再判断FIFO是否为空,如果不为空,那么在下一个read_clock的上升沿将数据读出(us QuartusII desi<及个 > 在 2025-06-09 上传 | 大小:46kb | 下载:0
[VHDL编程] Chapter4
说明:MIPS is a reduced instruction set computer (RISC) instruction set architecture (ISA)[1]:A-1[2]:19 developed by MIPS Technologies (formerly MIPS Computer Systems). The early MIPS architectures were 32-bit, with 64-bit versions added later.<Tom1215 > 在 2025-06-09 上传 | 大小:24kb | 下载:0
[VHDL编程] VLSI_IEEE_2016_List
说明:VHDL IEEE 2016,2017 Project List<blore > 在 2025-06-09 上传 | 大小:222kb | 下载:0
[VHDL编程] VHDL_SPISLAVE
说明:spi-slave通信的vhdl实现及其仿真(VHDL implementation of spi-slave communication)<马尔科姚 > 在 2025-06-09 上传 | 大小:743kb | 下载:0
[VHDL编程] EES-A7实验指导书
说明:VERILOG编程指导书,针对于vivado编程应用(VERILOG programming guide for the application of vivado programming)<iceiceice333 > 在 2025-06-09 上传 | 大小:3.11mb | 下载:0