[VHDL编程] master_slave

说明：AXI4-Lite总线的主从机读写，例程及代码(AXI4-Lite Bus Host-Slave Read-Write, Routine and Code)
<Zhongzi123> 在 2025-12-24 上传 | 大小：11.9mb | 下载：0

[VHDL编程] package_control-master

说明：从github下载的，能够参考设计AXI4的协议接口(AXI4 Verilog template)
<danieltang> 在 2025-12-24 上传 | 大小：451kb | 下载：0

[VHDL编程] 24_Timer

说明：使用Verilog编写的24位定时器，具有apb 总线接口，可以设置工作方式和计数初值。(The 24-bit timer written by Verilog has APB bus interface, which can set working mode and count initial value.)
<libus> 在 2019-04-02 上传 | 大小：1kb | 下载：0

[VHDL编程] spi

说明：spi的串口简单数据通信实验，实现数据发送(SPI serial port simple data communication experiment, to achieve data transmission)
<li~~~~> 在 2025-12-24 上传 | 大小：3.75mb | 下载：0

[VHDL编程] 偶分频

说明：基于VHDL设计的N=10的偶分频计数器
<AlipayLogin_2088532600982751> 在 2021-12-25 上传 | 大小：2.94mb | 下载：0

[VHDL编程] Quartus II 6.0 Handbook

说明：Altera's Quartus II 6.0 Handbook
<alz4062> 在 2022-08-30 上传 | 大小：25.51mb | 下载：0

[VHDL编程] Quartus II 7.1 Handbook

说明：Altera's Quartus II 7.1 Handbook
<alz4062> 在 2022-08-30 上传 | 大小：22.93mb | 下载：0

[VHDL编程] Quartus II 7.2 Handbook

说明：Altera's Quartus II 7.2 Handbook
<alz4062> 在 2022-08-30 上传 | 大小：23.06mb | 下载：0

[VHDL编程] Quartus II 8.0 Handbook

说明：Altera's Quartus II 8.0 Handbook
<alz4062> 在 2022-08-30 上传 | 大小：24.49mb | 下载：0

[VHDL编程] Quartus II 8.1 Handbook

说明：Altera's Quartus II 8.1 Handbook
<alz4062> 在 2022-08-30 上传 | 大小：22.22mb | 下载：0

[VHDL编程] Quartus 13.1 Handbook

说明：Altera Quartus 13.1 Handbook
<alz4062> 在 2022-08-31 上传 | 大小：22.97mb | 下载：0

[VHDL编程] mc8051ip核

说明：FPGA配置51软核就是利用片内资源直接构建成51系统，这得益于FPGA实现了51系统内各个模块的构建，这才能将它们组合起来成为51系统。
<1928949834@qq.com> 在 2022-11-10 上传 | 大小：17.18mb | 下载：0