资源列表

« 1 2 ... .97 .98 .99 .00 .01 502.03 .04 .05 .06 .07 ... 4310 »

[VHDL编程QuartusII

说明:
<高明> 在 2025-06-13 上传 | 大小:285kb | 下载:0

[VHDL编程24clock

说明:实现60进制的计数,每60个脉冲上升沿进一次位。-60 M
<李家兴> 在 2025-06-13 上传 | 大小:2kb | 下载:0

[VHDL编程alteraBGAan114

说明:推荐BGA布线方法,希望在pcb设计中有所帮助-Recommended BGA wiring, and I hope that in the pcb design help
<renaifeng> 在 2025-06-13 上传 | 大小:382kb | 下载:0

[VHDL编程NIOS_II_FLASH

说明:NIOS_II中FLASH的使用,在SOPC设计中有用哦-NIOS_II in the use of FLASH, in SOPC design useful Oh
<renaifeng> 在 2025-06-13 上传 | 大小:595kb | 下载:0

[VHDL编程SignalTapII_

说明:
<renaifeng> 在 2025-06-13 上传 | 大小:660kb | 下载:0

[VHDL编程sing

说明:VHDL实现唱歌的功能,非常好就对了~ -VHDL functionality to achieve a good singer, very good on the ~
<zhangyi> 在 2025-06-13 上传 | 大小:9kb | 下载:0

[VHDL编程a1

说明:基于FPGA的B超数据采集功能,根据输入图像的束同步与帧同步信号,采用中断控制进入FIFO的图像数据的读写操作!-FPGA-based B-data collection capabilities, according to the input image beam synchronization and fr a me synchronization signal used to control access to FIFO interrupt the operation of image d
<齐磊> 在 2025-06-13 上传 | 大小:3kb | 下载:0

[VHDL编程ram

说明:存储器模块生成,采用16位数据总线,5位读写地址总线,异步清零!-Memory modules generated, using 16-bit data bus, 5 to read and write address bus, asynchronous Clear!
<齐磊> 在 2025-06-13 上传 | 大小:2kb | 下载:0

[VHDL编程nios_II_lab

说明:采用nios2的嵌入式数字钟的设计与实现,首先使用quartus2中的sopc builder设计CPU内核,然后在nios2中庸C语言来实现数字钟的功能-The use of embedded digital clock nios2 the design and realization of the first to use quartus2 in sopc builder design CPU core, and then nios2 Zhongyong C language to real
<齐磊> 在 2025-06-13 上传 | 大小:65kb | 下载:0

[VHDL编程AltrFir32

说明:借助于altera公司的IP核,在FPGA中使用dspbuilder实现32位低通FIR滤波器功能,-Altera With the company
<齐磊> 在 2025-06-13 上传 | 大小:9kb | 下载:0

[VHDL编程MxIterative

说明:该问题是线性移位寄存器的综合问题提出的,给定一个N长的 二元序列,如何求出产生这一序列的级数最小的线性移位寄存 器,即最短的线性移位寄存器 -The problem is that the linear shift register integrated question, given a N-long binary sequences, how to derive the sequence of series have the smallest linear shift regis
<倪晨> 在 2025-06-13 上传 | 大小:1kb | 下载:0

[VHDL编程VHDL

说明:各种有限状态机的设计。 VHDL源代码。 -All kinds of finite state machine design. VHDL source code.
<邢开开> 在 2025-06-13 上传 | 大小:12.6mb | 下载:0
« 1 2 ... .97 .98 .99 .00 .01 502.03 .04 .05 .06 .07 ... 4310 »

源码中国 www.ymcn.org