资源列表

« 1 2 ... .43 .44 .45 .46 .47 548.49 .50 .51 .52 .53 ... 4310 »

[VHDL编程da_fir

说明:8阶对称系数FIR滤波器分布式算法的实现代码-8-order FIR filter symmetric coefficient distributed algorithm implementation code
<jiangkun> 在 2025-06-21 上传 | 大小:1kb | 下载:0

[VHDL编程tlc0820

说明:tlc0820 vhdl 程序,控制ad的采集数据-ad tlc0820 based on vhdl
<叶枫> 在 2025-06-21 上传 | 大小:1kb | 下载:0

[VHDL编程fsm

说明:
<cuiyundong> 在 2025-06-21 上传 | 大小:2kb | 下载:0

[VHDL编程FPGA_7279

说明:基于FPGA的7279键盘数码管驱动,硬件实测,完美运行-FPGA-based digital control of the 7279 keyboard-driven, hardware measurement, perfect run
<叶枫> 在 2025-06-21 上传 | 大小:3kb | 下载:0

[VHDL编程pinlvjin

说明:基于FPGA的频率计模块设计,带quartus下的图形文件-FPGA-based modular design of the frequency meter with graphics files under Quartus
<叶枫> 在 2025-06-21 上传 | 大小:2kb | 下载:0

[VHDL编程waveformgeneratorincludetestbench

说明:用VHDL语言编写的波形发生器(含test beach)-Using VHDL language waveform generator (including the test beach)
<钟跃民> 在 2025-06-21 上传 | 大小:1kb | 下载:0

[VHDL编程DES_IP

说明:有效的改进3-DES算法的执行速度,采用了多级流水线技术,设计了一种高速的硬件结构,使得原来需要48个时钟周期才能完成的运算,现在只需要一个时钟周期就可以完成。另外通过增加输入/输出的控制信号。使得该IP可以方便的集成到SOC中,大大缩短了SOC的设计周期。-Effective 3-DES algorithm to improve the implementation of speed, multi-stage pipeline technology, designed a high-speed
<charity> 在 2025-06-21 上传 | 大小:23kb | 下载:0

[VHDL编程FPGAuartdebug

说明:FPGA串口界面调试程序,用VHDL语言实现-FPGA serial debugger interface, using VHDL language implementation
<charity> 在 2025-06-21 上传 | 大小:926kb | 下载:0

[VHDL编程Electronic_combination_lock

说明:实现电子密码锁的功能,有密码出错,修改密码等功能-Electronic combination lock
<> 在 2025-06-21 上传 | 大小:467kb | 下载:0

[VHDL编程simudata_generater

说明:itu656视频模拟源 可以在fpga设计中验证你的系统 丢不丢数据 zhichiyixia-Analog sources can be ITU656 Videos FPGA design verification at the system you lose do not lose data zhichiyixia
<baoyu> 在 2025-06-21 上传 | 大小:1kb | 下载:0

[VHDL编程ram

说明:a 16 by 4 ram is used for many applications as a basic component such as fifo and stack etc
<sri> 在 2025-06-21 上传 | 大小:1kb | 下载:0

[VHDL编程dffasynchronous

说明:this ram both asynchronous and synchronous reset signals which is basic for any registers and basic memory element-this is ram both asynchronous and synchronous reset signals which is basic for any registers and basic memory element
<sri> 在 2025-06-21 上传 | 大小:2kb | 下载:0
« 1 2 ... .43 .44 .45 .46 .47 548.49 .50 .51 .52 .53 ... 4310 »

源码中国 www.ymcn.org