资源列表
[VHDL编程] waveformgeneratorincludetestbench
说明:用VHDL语言编写的波形发生器(含test beach)-Using VHDL language waveform generator (including the test beach)<钟跃民> 在 2025-06-21 上传 | 大小:1kb | 下载:0
[VHDL编程] DES_IP
说明:有效的改进3-DES算法的执行速度,采用了多级流水线技术,设计了一种高速的硬件结构,使得原来需要48个时钟周期才能完成的运算,现在只需要一个时钟周期就可以完成。另外通过增加输入/输出的控制信号。使得该IP可以方便的集成到SOC中,大大缩短了SOC的设计周期。-Effective 3-DES algorithm to improve the implementation of speed, multi-stage pipeline technology, designed a high-speed<charity> 在 2025-06-21 上传 | 大小:23kb | 下载:0
[VHDL编程] FPGAuartdebug
说明:FPGA串口界面调试程序,用VHDL语言实现-FPGA serial debugger interface, using VHDL language implementation<charity> 在 2025-06-21 上传 | 大小:926kb | 下载:0
[VHDL编程] Electronic_combination_lock
说明:实现电子密码锁的功能,有密码出错,修改密码等功能-Electronic combination lock<> 在 2025-06-21 上传 | 大小:467kb | 下载:0
[VHDL编程] simudata_generater
说明:itu656视频模拟源 可以在fpga设计中验证你的系统 丢不丢数据 zhichiyixia-Analog sources can be ITU656 Videos FPGA design verification at the system you lose do not lose data zhichiyixia<baoyu> 在 2025-06-21 上传 | 大小:1kb | 下载:0
[VHDL编程] dffasynchronous
说明:this ram both asynchronous and synchronous reset signals which is basic for any registers and basic memory element-this is ram both asynchronous and synchronous reset signals which is basic for any registers and basic memory element<sri> 在 2025-06-21 上传 | 大小:2kb | 下载:0