资源列表

« 1 2 ... .51 .52 .53 .54 .55 556.57 .58 .59 .60 .61 ... 4310 »

[VHDL编程fequency

说明:用VHDL语言描述的工程实例频率计(在quartus 7.2中使用)-VHDL language used to describe the project examples Cymometer (quartus 7.2 at the use of)
<shenhuan> 在 2025-06-20 上传 | 大小:199kb | 下载:0

[VHDL编程FPEGVHDL

说明:这是本人在学FPEG/VHDL快速工程实践入门与提高一书时所写的相关代码。可是本人辛苦整理出来的啊。希望对大家有帮助了-This is my study at FPEG/VHDL Express entry and improve engineering practice when the book written by one of the relevant code. However hard I organize out ah. Hope to have helped the U.S. .
<Zachary> 在 2025-06-20 上传 | 大小:3kb | 下载:0

[VHDL编程chufaqi

说明:时序电路是指它的输出不仅取决于当时的输入,而且也取决于过去的输入,即过去输入不同,则在当前的情况下,输出也可能不同。-Sequential circuit is the output depends not only on its input at that time, but also on past input, that is different from the last input, then in the current circumstances, the output also
<hellen> 在 2025-06-20 上传 | 大小:2kb | 下载:0

[VHDL编程shuzisuoxiang

说明:数字锁相环(DPLL)技术在数字通信、无线电电子学等众多领域得到了极为广泛的应用。与传统的模拟电路实现的PLL相比,DPLL具有精度高、不受温度和电压影响、环路带宽和中心频率编程可调、易于构建高阶锁相环等优点。-Digital phase-locked loop (DPLL) technology in digital communications, radio electronics, and many other fields has been extremely wide range of
<hellen> 在 2025-06-20 上传 | 大小:1kb | 下载:0

[VHDL编程nfenpin

说明:N分频器则是一个简单的除N 计数器。分频器对脉冲加减电路的输出脉冲再进行N分频,得到整个环路的输出信号Fout。-N divider is a simple addition to N counter. Addition and subtraction of the pulse divider circuit output pulse frequency N again, the whole loop of the output signal Fout.
<hellen> 在 2025-06-20 上传 | 大小:1kb | 下载:0

[VHDL编程niguan

说明:fsk的调制与解调 fsk的调制与解调 vhdl实现-fsk modulation demodulation
<niguan> 在 2025-06-20 上传 | 大小:51kb | 下载:0

[VHDL编程counter

说明:实现任意奇数偶数分频的 模块 ,而且占空比为50 ,本人一直在用,很好用!-Implementation of arbitrary even-numbered odd-numbered frequency sub-module
<lee gilbert> 在 2025-06-20 上传 | 大小:1kb | 下载:0

[VHDL编程VHDL312vh6

说明:包含若干个VHDL小例子,有交通灯,电子琴,简易秒表,等等,交通灯已经测试过,根据自己的需要,稍微改动,很好用!-VHDL contains a number of small example, there is traffic lights, Electronic organ, simple stopwatch, and so on, traffic lights have been tested, according to their own needs, slightly altered,
<lee gilbert> 在 2025-06-20 上传 | 大小:320kb | 下载:0

[VHDL编程gray2

说明:实现输入一个数字,产生这个位数的所有格雷码-Enter a number of implementation, resulting in the median of all the Gray code
<> 在 2025-06-20 上传 | 大小:5kb | 下载:0

[VHDL编程Antishakeswitchprocedure

说明:这是一个很好的VHDL防抖程序,内有详细讲解,可作为常用的子程序收藏使用-This is a very good anti-shake VHDL procedures, with detailed explanations, can be used as the use of commonly used subroutines Favorites
<liaoyintang> 在 2025-06-20 上传 | 大小:1kb | 下载:0

[VHDL编程tongxu

说明:VHDL通信程序 VHDL通信程序 VHDL通信程序-VHDL communication program
<谢谢> 在 2025-06-20 上传 | 大小:2kb | 下载:0

[VHDL编程fpga_xilinx

说明:FPGA内部程序设计培训PDF版, FPGA内部程序设计培训PDF版-fpag develop designer xilinx editon fpag develop designer xilinx editon
<王明明> 在 2025-06-20 上传 | 大小:363kb | 下载:0
« 1 2 ... .51 .52 .53 .54 .55 556.57 .58 .59 .60 .61 ... 4310 »

源码中国 www.ymcn.org