[VHDL编程] sin_sample_clock

说明：EP2C CYCONLY 系列的FPGA时钟测试程序，是由内部时钟分频后，点亮数码显示灯来证明的。绝对好用的程序。编写的执行效率很高-EP2C CYCONLY series FPGA clock test procedure is determined by the internal clock frequency, the lamp lit digital display to prove. Absolute-to-use program. The preparation of the imp
<LILI> 在 2025-12-22 上传 | 大小：649kb | 下载：0

[VHDL编程] serial_uart_top_new

说明：FPGA Cycloneii 系列的，测试串口通信程序，编程语言简洁，串口速率是115200bps，测试后好用的-Series FPGA Cycloneii to test the serial communication program, the programming language is simple and serial rates are 115200bps, easy-to-use test
<LILI> 在 2025-12-22 上传 | 大小：142kb | 下载：0

[VHDL编程] c3

说明：在FPGA实现的加法器实现的Veilog代码，应用软件为赛林思公司的ISE9.1-adder Veilog
<zhuyinchen> 在 2025-12-22 上传 | 大小：2kb | 下载：0

[VHDL编程] ex

说明：用HDPLD实现的高速并行乘法器，其输入为两个带符号位的4位二进制数- HDPLD implementation with high-speed parallel multiplier, the input symbols with two 4-bit binary number
<庞永亮> 在 2025-12-22 上传 | 大小：40kb | 下载：0

[VHDL编程] pld

说明：四字路*通灯管理器的设计（含波形输出）-Management of traffic lights at the junction word design (including waveform output)
<庞永亮> 在 2025-12-22 上传 | 大小：107kb | 下载：0

[VHDL编程] vhdlLIZI

说明：这是几个很有用的VHDL例子,很不错,大学好好看,一定能学会VHDL-This is some very useful examples of VHDL, it is true that the University look good, we can learn VHDL
<黄泽涛> 在 2025-12-22 上传 | 大小：285kb | 下载：0

[VHDL编程] tec_control_pgfa

说明：使用fpga基于积分分离的pid算法进行温控的程序，经实验证明很稳定-Fpga points based on the use of separate pid process temperature control algorithm, the experiment proved to be stable
<shengtao> 在 2025-12-22 上传 | 大小：3kb | 下载：0

[VHDL编程] rectangle

说明：在屏幕上形成矩形的VHDL程序，感觉还可以。-Rectangle on the screen at the formation of the VHDL process can also be felt.
<肖> 在 2025-12-22 上传 | 大小：184kb | 下载：0

[VHDL编程] screen

说明：读屏幕上亮点坐标的VHDL代码，共同学习。-Read the screen coordinates of the bright spots on VHDL code, a common study.
<肖> 在 2025-12-22 上传 | 大小：252kb | 下载：0

[VHDL编程] bus

说明：显示总线扩展的_VHDL代码，大家共同学习。-Show that the expansion bus _VHDL code, a common study.
<肖> 在 2025-12-22 上传 | 大小：188kb | 下载：0

[VHDL编程] sum_ten

说明：十位累加器,EDA,FPGA,DDS信号发生器的相位累加器,可用.-Accumulator 10, EDA, FPGA, DDS signal generator of the phase accumulator can be used.
<seasonroad> 在 2025-12-22 上传 | 大小：3kb | 下载：0

[VHDL编程] VHDLToVerilog

说明：VHDL实例，小小的一个试验例子，希望对新手有帮战-VHDL example of a small example of a pilot, I hope there is help on the new war
<小冰> 在 2025-12-22 上传 | 大小：169kb | 下载：0