说明:编译实现循环码的产生,用FOR循环分别对其中的码元进行设置。-Implementation cycle of the compiler generated code, respectively, using FOR Cycle one of the key element of the set. <周祥娟> 在 2025-12-22 上传
| 大小:3kb | 下载:0
说明:四选一编程语言,可以自动生成四选一器件。-First elected four programming languages, you can automatically generate a four selected devices. <周祥娟> 在 2025-12-22 上传
| 大小:280kb | 下载:0
说明:RAM读写控制器,用verilog实现的简单易懂的RAMROMsram控制核-Controller RAM read and write, using verilog implementation of easy-to-understand control of nuclear RAMROMsram <王欢> 在 2025-12-22 上传
| 大小:3kb | 下载:0
说明:数字钟的VHDL源程序,可以实现校时,校分等功能,并在试验箱上运行成功-The VHDL source code digital clock, you can achieve at school, school grade features, and success in the chamber is running on <zhaozheng> 在 2025-12-22 上传
| 大小:303kb | 下载:0