[VHDL编程] pll

说明：模拟锁相环（apll）的一些simulink模型-Analog phase-locked loop (apll) some simulink model
<prescaler> 在 2025-12-23 上传 | 大小：717kb | 下载：0

[VHDL编程] DES

说明：DES加密算法的VHDL实现,采用流水线技术实现-The VHDL implement of DES encrypt algorithmic
<Mr Yang> 在 2025-12-23 上传 | 大小：16.9mb | 下载：0

[VHDL编程] 27796704802_11a

说明：以FPGA实现802.11MAC协议,对新手很有帮助-FPGA realization of an agreement to 802.11MAC
<123123> 在 2025-12-23 上传 | 大小：4.49mb | 下载：0

[VHDL编程] counter

说明：这是用VHDL设计的十进制计数器，两个VHDL程序分别说明了out和buffer的区别-It is designed with VHDL decimal counter, the two VHDL procedures were illustrated the difference between out and buffer
<田怡> 在 2025-12-23 上传 | 大小：317kb | 下载：0

[VHDL编程] Verilog-HDL-code

说明：verilog 经典例子的源码 非常适用于初学verilog的朋友们-classic example of verilog source code
<李晨> 在 2025-12-23 上传 | 大小：50kb | 下载：0

[VHDL编程] VHDL

说明：VHDL例子一百个，教会你如何使用VHDL-one hundred of examples for VHDL
<吴涛> 在 2025-12-23 上传 | 大小：6.33mb | 下载：0

[VHDL编程] AteralIP

说明：Altera IP核8B10B编码器的完整设计流程包括Altera IP的定制、仿真和实现的全过程-Altera IP core of the integrity of the 8B10B encoder design process, including the Altera IP customization, simulation and realization of the whole process of
<崔慧娟> 在 2025-12-23 上传 | 大小：386kb | 下载：0

[VHDL编程] DupalPortRam

说明：基于quartus的双端口RAM的完整设计流程，包括建立的工程仿真实现-Quartus-based dual-port RAM of the integrity of the design process, including the establishment of the Engineering Simulation
<崔慧娟> 在 2025-12-23 上传 | 大小：122kb | 下载：0

[VHDL编程] elevator

说明：verilog语言写的一个四层电梯程序，有优先级的判断。-verilog language of a four-story elevator procedures to determine priority.
<王阳> 在 2025-12-23 上传 | 大小：1016kb | 下载：0

[VHDL编程] shift

说明：Simple shift register with testbench in vhdl
<Tukan> 在 2025-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] xapp345_vhdl

说明：adc转换功能的vhdl源码，其中包含adc_interface 和转换还包含串口输出-adc tranfer
<jiangpeng> 在 2025-12-23 上传 | 大小：35kb | 下载：0

[VHDL编程] interleaver-vhdl

说明：VHDL编写的基于FPGA的4-8交织器代码，有需要的下来-4-8 prepared VHDL code interleaver
<cab> 在 2025-12-23 上传 | 大小：1kb | 下载：0