[VHDL编程] counter

说明：this is a code for sequenc detector
<bioscop> 在 2025-06-23 上传 | 大小：276kb | 下载：0

[VHDL编程] Xilinx_constraints.pdf

说明：detail timing constraint for Xilinx FPGA design
<jason> 在 2025-06-23 上传 | 大小：1.21mb | 下载：0

[VHDL编程] SRAM_Controller

说明：SRAM controller用于控制sram -SRAM controller
<liufl> 在 2025-06-23 上传 | 大小：313kb | 下载：0

[VHDL编程] UART_Rcvr

说明：uart 的源程序，用verilog编写-uart
<lwq> 在 2025-06-23 上传 | 大小：1kb | 下载：0

[VHDL编程] IIR

说明：VHDL语言编写的IIR滤波器，实现IIR功能-VHDL language of the IIR filter, the realization of IIR function
<zhangsan> 在 2025-06-23 上传 | 大小：5kb | 下载：0

[VHDL编程] shuzizhong

说明：Verilog写成的数字钟 可以在ISE或者quartus环境下运行仿真-Verilog digital clock can be written in the ISE environment or running simulation quartus
<YangPeng> 在 2025-06-23 上传 | 大小：2kb | 下载：0

[VHDL编程] 16-1MUX

说明：16 down to 1 Multiplexer in Vhdl
<Abdullah> 在 2025-06-23 上传 | 大小：64kb | 下载：0

[VHDL编程] 3-to-8Decoder

说明：3 to 8 Decoder in vhdl
<Abdullah> 在 2025-06-23 上传 | 大小：64kb | 下载：0

[VHDL编程] RippleCarryAdder

说明：Ripple Carry Adder in Vhdl
<Abdullah> 在 2025-06-23 上传 | 大小：77kb | 下载：0

[VHDL编程] VHDLRS232_RS422

说明：VHDL写的RS232和RS485通信代码,很基础的一个工具-VHDL written RS232 and RS485 communication code, it is a tool based on
<dvp> 在 2025-06-23 上传 | 大小：570kb | 下载：0

[VHDL编程] fifi

说明：FIFO code written in VHDL
<Harini> 在 2025-06-23 上传 | 大小：11kb | 下载：0

[VHDL编程] usb_xilinx_vhdl

说明：FPGA核心部分源码，了解FPGA运行原理-FPGA core of the source code to understand the operating principle FPGA
<李丽> 在 2025-06-23 上传 | 大小：60kb | 下载：0