资源列表
[VHDL编程] 1
说明：毕业设计手册模版--数字滤波器的FPGA实现南才北往 毕业设计手册模版--数字滤波器的FPGA实现南才北往 -Graduation project handbook template- the FPGA realization of digital filters to the north to the south graduated from Design Manual template- the FPGA realization of digital filters to the nort<南才北往> 在 2025-12-23 上传 | 大小：10kb | 下载：0
[VHDL编程] 65jie
说明：串并FIR滤波器设计:并行FIR滤波器具有速度快、容易设计的特点，但是要占用大量的资源。在多阶数的亚高频系统设计中，使用并行结构并不合算，但亚高频系统需要较高的处理速度，而串行架构往往达不到要求，因此，结合串并这两种设计方法的长处，在使用较少的硬件资源的同时实现了较高的处理速度，这里说明一种65阶八路并行、支路串行FIR滤波器的设计（实际使用了1个乘法器，8个乘累加器，一个累加器）。-String and FIR filter design: parallel FIR filter with a<南才北往> 在 2025-12-23 上传 | 大小：12kb | 下载：0
[VHDL编程] trafficlight
说明：交通指示灯程序，VHDL语言，用于爱迪克实验箱模拟实验。-Traffic light program, VHDL language, for me love Dick simulation experiment.<kinglg> 在 2025-12-23 上传 | 大小：2kb | 下载：0
[VHDL编程] RD1011_rev01.2
说明：采用VHDL实现的UART硬件模块，该模块包括了modem的硬件实现，已经仿真测试代码，顶层模块可以采用VHDL或verilog实现，便于嵌入到自己的设计之中。文档中附有详细的使用说明和注释。-Achieved using VHDL hardware UART module, the module includes the hardware modem has simulation test code modules can be used top-level VHDL or verilog t<pd> 在 2025-12-23 上传 | 大小：212kb | 下载：0
[VHDL编程] RealizationofdigitaldownconversionbyFPGA
说明：介绍在FPGA 器件上如何实现单通道数字下变频（DDC）系统。利用编写VHDL 程序和调用部分IP 核相结合的方法研究了数字下变频的FPGA 实现方法,并且完成了其主要模块的仿真和调试,并进行初步系统级验证。-Introduced in the FPGA device on how to achieve the single-channel digital down conversion (DDC) system. VHDL procedures and the use of the prepa<于银> 在 2025-12-23 上传 | 大小：159kb | 下载：0
[VHDL编程] FIFO_Buffer
说明：Verilog的FIFO源代码，可综合，并以运用到具体工程中-Verilog source code of the FIFO can be integrated and applied to specific projects<david> 在 2025-12-23 上传 | 大小：1kb | 下载：0
[VHDL编程] multi
说明：VHDL Multiplier RTL code-VHDL Multiplier RTL code<Anil Kumar Saini> 在 2025-12-23 上传 | 大小：2kb | 下载：0
[VHDL编程] QuartusIIVHDLDDS
说明：基于FPGA的DDS信号源设计全部内容，可以输出显示频率-FPGA-based design of the DDS signal source of all content, you can display the output frequency<张松松> 在 2025-12-23 上传 | 大小：4.3mb | 下载：0