资源列表
[VHDL编程] final_10
说明:10. 對於按鍵輸入密碼鎖,假設reset後,七節燈管顯示「0」,而且使用sw1、sw2二個按鍵輸入,只要按下sw1鍵,都會讓七節燈管顯示值以每秒之速度加「1」,但放開sw1鍵後就停止。-10. For the key to enter a password lock, assuming that reset after the seven lamp displays " 0" , and the use of sw1, sw2 two key input, as long as<samaria> 在 2025-12-25 上传 | 大小:730kb | 下载:0
[VHDL编程] freq_meter
说明:Frequency meter Verilog implementation for Xilinx XC2C256. MT10T7 7-seg LCD used for output.<Nick> 在 2025-12-25 上传 | 大小:652kb | 下载:0
[VHDL编程] vhdl-wenjian
说明:这是我的VHDL格式的电子密码锁源程序,请站长审核啊-This is my VHDL source code format of the electronic lock, please review ah owners<zaq> 在 2025-12-25 上传 | 大小:2kb | 下载:0
[VHDL编程] clock
说明:这是一个数字时钟的数字逻辑电路,整个工程打包上传,时钟可以计时、校时、整点报时、定时闹钟。使用电路图实现的。在quatarsII里面仿真的并且下载到DE2板上运行过。-This is a digital clock digital logic circuits, the whole project package upload, the clock could be time, school hours, the whole point timekeeping, timing alarm clo<ryan> 在 2025-12-25 上传 | 大小:1017kb | 下载:0