[VHDL编程] final_6

说明：6. 對於按鍵輸入密碼鎖，假設reset後，七節燈管顯示「0」，而且使用sw1、sw2二個，那麼只要sw2按下且放開後，七節燈管就顯示「2」，而只要sw1按下且放開時，七節燈管就更正顯示值「1」。-6. For the key to enter a password lock, assuming that reset after the seven lamp displays " 0" , and the use of sw1, sw2 2, then press and rel
<samaria> 在 2025-06-22 上传 | 大小：663kb | 下载：0

[VHDL编程] final_7

说明：7. 對於按鍵輸入密碼鎖，假設reset後，七節燈管顯示「0」，而且使用sw5、sw6二個，那麼只要sw5按下且放開後，七節燈管就顯示「5」，而只要sw6按下且放開時，七節燈管就更正顯示值「6」。-7. For the key to enter a password lock, assuming that reset after the seven lamp displays " 0" , and the use of sw5, sw6 2, then press and rel
<samaria> 在 2025-06-22 上传 | 大小：649kb | 下载：0

[VHDL编程] final_8

说明：8. 對於按鍵輸入密碼鎖，假設reset後，七節燈管顯示「0」，而且使用sw1、sw2、 sw3三個，只要按下任何的sw1、sw2、 sw3，都會讓七節燈管顯示值加「1」。-8. For the key to enter a password lock, assuming that reset after the seven lamp displays " 0" , and the use of sw1, sw2, sw3 3, just press any sw1, sw2,
<samaria> 在 2025-06-22 上传 | 大小：635kb | 下载：0

[VHDL编程] final_9

说明：9. 對於按鍵輸入密碼鎖，假設reset後，七節燈管顯示「0」，而且使用sw1、sw2、 sw3、sw4四個，只要按下且放開任何的sw1、sw2鍵，都會讓七節燈管顯示值加「1」，而只要按下且放開任何的sw3、sw4，都會讓七節燈管顯示值加「2」。-9. For the key to enter a password lock, assuming that reset after the seven lamp displays " 0" , and the use of sw1,
<samaria> 在 2025-06-22 上传 | 大小：652kb | 下载：0

[VHDL编程] final_10

说明：10. 對於按鍵輸入密碼鎖，假設reset後，七節燈管顯示「0」，而且使用sw1、sw2二個按鍵輸入，只要按下sw1鍵，都會讓七節燈管顯示值以每秒之速度加「1」，但放開sw1鍵後就停止。-10. For the key to enter a password lock, assuming that reset after the seven lamp displays " 0" , and the use of sw1, sw2 two key input, as long as
<samaria> 在 2025-06-22 上传 | 大小：730kb | 下载：0

[VHDL编程] MUART

说明：the transmitter and receiver modules for serial communication
<joseph> 在 2025-06-22 上传 | 大小：4kb | 下载：0

[VHDL编程] div

说明：it performs the serail dividing operations
<joseph> 在 2025-06-22 上传 | 大小：3kb | 下载：0

[VHDL编程] fpuvhdl

说明：it performs the floating point arithmetic unit
<joseph> 在 2025-06-22 上传 | 大小：98kb | 下载：0

[VHDL编程] i2c

说明：inter integrated circuit i2c protocol
<joseph> 在 2025-06-22 上传 | 大小：3kb | 下载：0

[VHDL编程] Habenera

说明：Fun little FPGA that plays a portion of Habanera
<Ken> 在 2025-06-22 上传 | 大小：1.47mb | 下载：0

[VHDL编程] freq_meter

说明：Frequency meter Verilog implementation for Xilinx XC2C256. MT10T7 7-seg LCD used for output.
<Nick> 在 2025-06-22 上传 | 大小：652kb | 下载：0

[VHDL编程] vhdl-100

说明：本资料中有100个vhdl的例子，是很好的学习参考资料。对于学习vhdl的人来说是很有用的。-This information has 100 vhdl example, is a good learning reference. For those who learn vhdl is very useful.
<qianmi> 在 2025-06-22 上传 | 大小：315kb | 下载：0