[VHDL编程] ModelSimweisijiaocheng

说明：modelsim 使用流程，一个记数仿真器详细设计步骤， FORCE和RUN两个命令解释，TestBench的一个例子。-modelsim using the process, a detailed design of the emulator counting steps, FORCE, and RUN 2 command interpreter, TestBench an example.
<cq> 在 2025-06-23 上传 | 大小：1.94mb | 下载：0

[VHDL编程] mul

说明：baugh wooley multiplier with two four bit input and eight bit output
<punit> 在 2025-06-23 上传 | 大小：1kb | 下载：0

[VHDL编程] vhdlprograms

说明：uploaded files include vhdl for basic gates.
<Rony> 在 2025-06-23 上传 | 大小：3kb | 下载：0

[VHDL编程] vhdl2

说明：2 programs of basic gates.
<Rony> 在 2025-06-23 上传 | 大小：2kb | 下载：0

[VHDL编程] vhdl4

说明：program for full adder.
<Rony> 在 2025-06-23 上传 | 大小：2kb | 下载：0

[VHDL编程] 512

说明：several examples in Sram access in Spatan 3E
<lyle> 在 2025-06-23 上传 | 大小：617kb | 下载：0

[VHDL编程] rams

说明：several examples of accessing SRAM in Spartan3
<lyle> 在 2025-06-23 上传 | 大小：372kb | 下载：0

[VHDL编程] fpga_debounce_filter

说明：fpga debounce filter code in vhdl
<lyle> 在 2025-06-23 上传 | 大小：39kb | 下载：0

[VHDL编程] stopwatchVHDL

说明：Stopwatch program in VHDL using Xilinx.
<dhiraj> 在 2025-06-23 上传 | 大小：179kb | 下载：0

[VHDL编程] DECODER4_8

说明：4:8 decoder program in VHDL using XiIlinx tool
<dhiraj> 在 2025-06-23 上传 | 大小：164kb | 下载：0

[VHDL编程] DECADE

说明：Decade Counter in VHDL using Xilinx tool
<dhiraj> 在 2025-06-23 上传 | 大小：563kb | 下载：0

[VHDL编程] verilog

说明：通过I2C接口读写EEPROM 在本项目中，我们利用Verilog HDL实现了部分I2C总线功能，并能够通过该总线对AT24C02进行读写操作。为了便于观察读写eeprom的结果，我们将读写的数据同时显示在七段数码管上，并设定读写的数据从0到255不断循环，这样就可以方便进行比较。 -Through the I2C interface to read and write EEPROM in this project, we use Verilog HDL to achieve some o
<andy> 在 2025-06-23 上传 | 大小：8kb | 下载：0