[VHDL编程] FILTRO_DIGITAL_EN_VHDL

说明：DIGITAL FILTER IN VHDL FOR XILINX FPGA SPARTAN 3
<cesarchirri> 在 2025-06-23 上传 | 大小：2.29mb | 下载：0

[VHDL编程] FINAL

说明：MESSENGER BETWEEN 2 FPGA WITH PS2 KEYBOARD CONTROLLER AND VGA CONTROLLER USING SERIAL TRANSMISION
<cesarchirri> 在 2025-06-23 上传 | 大小：732kb | 下载：0

[VHDL编程] countall

说明：时钟总片,有年月日分钟秒钟，秒表，三个闹钟，调时。总共需要三个控制键-clack system
<邹翼> 在 2025-06-23 上传 | 大小：1kb | 下载：0

[VHDL编程] VHDL_100example

说明：vhdl编程100例，初学者可以参考下，希望对大家有帮助-vhdl programming 100 cases, beginners can refer to, hopefully help to everyone
<aegis> 在 2025-06-23 上传 | 大小：337kb | 下载：0

[VHDL编程] Guide_to_HDL_Coding_Styles_for_Synthesis

说明：讲述了HDL编码风格的一本好书，不论使用VHDL或verilog的都可以-HDL coding style tells a good book, regardless of the use of VHDL or verilog can take a look at the
<aegis> 在 2025-06-23 上传 | 大小：207kb | 下载：0

[VHDL编程] songer

说明：VHDL的电子琴设计,欢迎大家下载-VHDL design
<gleleven11> 在 2025-06-23 上传 | 大小：614kb | 下载：0

[VHDL编程] Verilog_UDP

说明：辛辛苦苦找到的UDP的资料，在verilog中UDP指的是用户定义的原语。比如说大家有时候会见到“primitive...table...endtable...endendprimitive”这样的代码段，在书上只能找到大概的解释。到网上查的话又老是跟TCP/IP的UDP冲突。所以特地搜集到了这个东西，希望能帮助大家解决“用户原语”相关的问题。-UDP hard to find the information in verilog in the UDP refers to the user-de
<龙也> 在 2025-06-23 上传 | 大小：123kb | 下载：0

[VHDL编程] fpga

说明：哈工大。计算机设计与实践课程测试FPGA。包括VHDL代码。ucf文件和.bit 文件。-Harbin institute of technology s corse. Computer Design..Homework3.
<唐艺洋> 在 2025-06-23 上传 | 大小：13kb | 下载：0

[VHDL编程] Fpgamemtest

说明：这个是用vhdl语言描写的关于测试FPGA内存的代码。用reset复位，包括.vhdl .ucf .bit文件。我只上传了这3个最重要的。-test memory,including .vhdl .ucf and .bit file~
<唐艺洋> 在 2025-06-23 上传 | 大小：9kb | 下载：0

[VHDL编程] 9956EABFd01

说明：Spartan-3 FPGA Starter Kit Board
<ocunha> 在 2025-06-23 上传 | 大小：1.59mb | 下载：0

[VHDL编程] 200986014737910

说明：很常用的VHDL例子，能够很深刻的去理解VHDL语言，新手可以很快入门。-VHDL is very commonly used examples can be very deep to understand the VHDL language, novice can be quickly started.
<刘素赋> 在 2025-06-23 上传 | 大小：6.17mb | 下载：0

[VHDL编程] vhdlcomplete

说明：it is a collection of vhdl program
<biswarup> 在 2025-06-23 上传 | 大小：26kb | 下载：0