[VHDL编程] ethernet_tri_mode.tar

说明：基于verilog编写以太网激励程序源代码-Ethernet-based incentive program write verilog source code
<张鹏> 在 2025-06-22 上传 | 大小：670kb | 下载：0

[VHDL编程] freedev_i2c

说明：基于Verilog编写的分频电路源程序代码，-Prepared based on the Verilog source code for the sub-frequency circuits
<张鹏> 在 2025-06-22 上传 | 大小：34kb | 下载：0

[VHDL编程] 123

说明：一个用VHDL语言编辑的一个8位的用于相等比较的比较器-easy
<XC> 在 2025-06-22 上传 | 大小：261kb | 下载：0

[VHDL编程] VHDLxl

说明：适合新手用的VHDL语言的程序实例包，里面包含了好多的有用小程序！是我以前收集的-easy
<XC> 在 2025-06-22 上传 | 大小：32kb | 下载：0

[VHDL编程] 1

说明：一个适合新手用的VHDL实用教程！！虽然不是很全面，的但是还不错-part1
<XC> 在 2025-06-22 上传 | 大小：533kb | 下载：0

[VHDL编程] 2

说明：一个适合新手用的VHDL实用教程！！虽然不是很全面，的但是还不错-part2
<XC> 在 2025-06-22 上传 | 大小：466kb | 下载：0

[VHDL编程] 3

说明：一个适合新手用的VHDL实用教程！！虽然不是很全面，的但是还不错-part3
<XC> 在 2025-06-22 上传 | 大小：541kb | 下载：0

[VHDL编程] SZZ

说明：这是一个数字钟的VHDL语言，具有调时、调秒、调分功能，同时，还具有十二小时制向二十四小时制切换功能-This is a digital clock in VHDL language, with a tune, the tone seconds and sub-transfer function, while the system also has 12 hours to 24 hours the system switching function
<蔡斌> 在 2025-06-22 上传 | 大小：832kb | 下载：0

[VHDL编程] renyimo

说明：这是一个用VHDL编写的计数器，是一个任意模的计数器，不过是个异步的-This is a work written in VHDL counter, is an arbitrary module of the counter, but is an asynchronous
<蔡斌> 在 2025-06-22 上传 | 大小：3kb | 下载：0

[VHDL编程] jtd

说明：这是一个用VHDL编写的交通灯控制器，可以控制主干道和乡村公路的红绿灯-It is written in VHDL, a traffic light controller that can control the main roads and rural roads at the traffic lights
<蔡斌> 在 2025-06-22 上传 | 大小：284kb | 下载：0

[VHDL编程] Principles_of_Verifiable_RTL_Design

说明：本书详细讲解了可验证的RTL级代码的原理，为编写RTL仿真测试程序提供了理论基础-This book gave a detailed RTL-level code verifiable principles for the preparation of RTL simulation test program provides a theoretical basis for
<neo> 在 2025-06-22 上传 | 大小：1.06mb | 下载：0

[VHDL编程] Writing_Testbenches_Functional_Verification_Of_Hdl

说明：本书作者为KLUWER，详细介绍了TESTBENCH程序的编写原理和技巧-The author of this book KLUWER, details the procedures for the preparation of TESTBENCH principles and techniques
<neo> 在 2025-06-22 上传 | 大小：3.92mb | 下载：0