[VHDL编程] CCD_TCD1205

说明：用VHDL语言实现CCD图象采集系统，针对TCD1205线阵CCD传感器-Using VHDL language CCD image acquisition system for TCD1205 linear array CCD sensors
<xujingjing> 在 2025-06-09 上传 | 大小：8kb | 下载：0

[VHDL编程] bcd2

说明：二位BCD码加法器 加数与被加数都是2进制。输出和为10进制。 结果显示在LED上。-Code 2 BCD adder with the summand summand are 2 hexadecimal. Output and 10 hexadecimal. The results showed that in the LED on.
<刘锐> 在 2025-06-09 上传 | 大小：8kb | 下载：0

[VHDL编程] UART

说明：VHDL实现UART通信,包括发送和接叫程序，使用方便-VHDL realize UART communications, including sending and then call the procedure, ease of use
<fdf> 在 2025-06-09 上传 | 大小：8kb | 下载：0

[VHDL编程] answermachine

说明：基于VHDL的抢答器程序,包含完整的源代码,锁脚文件以及下载文件,可直接下载使用-Answer Based on the VHDL program, including complete source code, locking pin, as well as download files documents can be directly downloaded using
<陈泽涛> 在 2025-06-09 上传 | 大小：8kb | 下载：0

[VHDL编程] fir_16

说明：fir低通滤波器 用于dspbuilder pll：25ns data 400khz sin 10.8khz-fir low-pass filter for dspbuilder pll: 25ns data 400khz sin 10.8khz
<wq> 在 2025-06-09 上传 | 大小：8kb | 下载：0

[VHDL编程] wb_rtc

说明：// -*- Mode: Verilog -*- // Filename : wb_master.v // Descr iption : Wishbone Master Behavorial // Author : Winefred Washington // Created On : 2002 12 24 // Last Modified By: . // Last Modified On: . // Update Count : 0 // Status : U
<姓名> 在 2025-06-09 上传 | 大小：8kb | 下载：0

[VHDL编程] NIOSII_tutorial_code

说明：NIOSII实例代码。包括系统时钟代码，DMA(Memory to Memory)驱动代码，Fine-gained Flash Access驱动代码,Timestamp驱动代码,ISR代码，Simple Flash Access驱动代码，UART代码-NIOSII examples of code. Including the system clock source, DMA (Memory to Memory) drive code, Fine-gained Flash Access driv
<danielmu> 在 2025-06-09 上传 | 大小：8kb | 下载：0

[VHDL编程] CHWCNTACORA

说明：VHDL编程语言设计，显示灯，显示VHDL字样。-VHDL programming language design, indicator lights, indicating the word VHDL.
<张永强> 在 2025-06-09 上传 | 大小：8kb | 下载：0

[VHDL编程] HW_songer_nverqing

说明：用VHDL编写的播放器，播放西游记插曲《女儿情》，另附编码表WORD档-Using VHDL prepared player, player of Journey to the West episode
<王冰> 在 2025-06-09 上传 | 大小：8kb | 下载：0

[VHDL编程] HW_songer_yijianmei

说明：用VHDL编写的播放器，播放一剪梅主题曲之《一剪梅》，另附编码表WORD档-Using VHDL prepared player,一剪梅play the theme song of
<王冰> 在 2025-06-09 上传 | 大小：8kb | 下载：0

[VHDL编程] music

说明：设计并调试好一个能产生”梁祝”曲子的音乐发生器，并用EDA实验开发系统（拟采用的实验芯片的型号可选Altera的MAX7000系列的 EPM7128 CPLD ，FLEX10K系列的EPF10K10LC84-3 FPGA， ACEX1K系列的 EP1K30 FPGA，Xinlinx 的XC9500系列的XC95108 CPLD，Lattice的ispLSI1000系列的1032E CPLD）进行硬件验证。 设计思路 根据系统提供的时钟源引入一个12MHZ时钟的基准频率，对其进行各种分频
<lijq> 在 2025-06-09 上传 | 大小：8kb | 下载：0

[VHDL编程] minicore

说明：minicore为一个加法器的最小结构，含有移位RAM 和调试的TB 程序等。-minicore for a minimum adder structure, containing translocation TB of RAM and debug procedures.
<辛罡> 在 2025-06-09 上传 | 大小：8kb | 下载：0