[VHDL编程] risc

说明：RISC（reduced instruction setcomputer，精简指令集计算机）是一种执行较少类型计算机指令的微处理器。改源码是vhdl语言，能在FPGA上跑。-RISC [reduced instruction setcomputer, Reduced Instruction Set Computer] is an implementation of fewer types of computer instructions to the microprocessor. VHDL s
<zhang> 在 2025-06-08 上传 | 大小：9kb | 下载：0

[VHDL编程] jkflipflop

说明：Verilog code for JKflipflop
<sri> 在 2025-06-08 上传 | 大小：9kb | 下载：0

[VHDL编程] FIR5

说明：5阶数字滤波器FIR5，包括了Textio模拟等完整设计，VHDL-5_level digital filler, including Textio simulation
<大虾米> 在 2025-06-08 上传 | 大小：9kb | 下载：0

[VHDL编程] Quartus_Clock

说明：利用Quartus模块化层次化设计数字钟-Using Quartus hierarchical modular design digital clock
<hievery1> 在 2025-06-08 上传 | 大小：9kb | 下载：0

[VHDL编程] 8080cpu

说明：this code for cpu 8080 design -this is code for cpu 8080 design
<minh> 在 2025-06-08 上传 | 大小：9kb | 下载：0

[VHDL编程] 9

说明：王金明verilog书中第9章的例子 适合初学者-Wang Jinming verilog book examples of Chapter 9 for beginners
<郭郭> 在 2025-06-08 上传 | 大小：9kb | 下载：0

[VHDL编程] manchester_verilog

说明：用verilog写的一个manchester code的代码，含编解码-Used to write a verilog code for manchester code containing codec
<stream> 在 2025-06-08 上传 | 大小：9kb | 下载：0

[VHDL编程] RS-232sender

说明：一个串口RS-232 发送模块。基于VHDL语言。-A serial RS-232 send module. Based on the VHDL language.
<李超> 在 2025-06-08 上传 | 大小：9kb | 下载：0

[VHDL编程] uart_verilog

说明：串口的Verilog源程序，可以用modelsim下进行仿真调试-Serial port of the Verilog source code can be carried out under the modelsim simulation debugging
<huangguilin> 在 2025-06-08 上传 | 大小：9kb | 下载：0

[VHDL编程] FPGA

说明：24秒倒计时设计用于专业篮球比赛有说明和一系列程序代码-24 seconds countdown designed for professional basketball game and a series of procedures has made it clear that the code
<米虫> 在 2025-06-08 上传 | 大小：9kb | 下载：0

[VHDL编程] floating-point-adder1

说明：基于VHDL语言的32位单精度的浮点加法器-floating point adder based on VHDL
<Rosen> 在 2025-06-08 上传 | 大小：9kb | 下载：0

[VHDL编程] Digital_video

说明：配合DSP做的例子，前段视频采集和转换后， 通过切换SRAM中的数据到DPS后端处理和FPGA采集操作，具有 一般通用性，更重要的是测试代码丰富，加深理解-DSP to do with the example of the preceding video capture and conversion, the SRAM through the switch to DPS data processing and FPGA back-end collection operation, a ge
<陈家振> 在 2025-06-08 上传 | 大小：9kb | 下载：0