[VHDL编程] 基于FPGA的直接数字合成器设计

说明：1、 利用FLEX10的片内RAM资源，根据DDS原理，设计产生正弦信号的各功能模块和顶层原理图； 2、 利用实验板上的TLC7259转换器，将1中得到的正弦信号，通过D/A转换，通过ME5534滤波后在示波器上观察； 3、 输出波形要求： 在输入时钟频率为16KHz时，输出正弦波分辨率达到1Hz； 在输入时钟频率为4MHz时，输出正弦波分辨率达到256Hz； 4、 通过RS232C通信，实现FPGA和PC机之间串行通信，从而实现用PC机改变频率控制字，实现对输出正弦波频率的控制。-a use
<竺玲玲> 在 2025-06-10 上传 | 大小：21kb | 下载：0

[VHDL编程] 基于CPLD-FPGA的半整数分频器的设计

说明：基于CPLD-FPGA的半整数分频器的设计，用于设计EDA-based CPLD-half FPGA integer dividers in the design, design for EDA
<胡路听> 在 2025-06-10 上传 | 大小：21kb | 下载：0

[VHDL编程] add_full_n

说明：该程序实现的是n位全加器，首先用与非门实现一位全家器，最后实现n位的全加器。-the program is to achieve the n-bit full adder, first using the door with non-realization of a family- and finally realize the full n-bit adder.
<许嘉璐> 在 2025-06-10 上传 | 大小：21kb | 下载：0

[VHDL编程] ug480_7Series_XADC

说明：xinlinx V7芯片 用verliog 和vhdl 实现自带adc的模拟量采集-xinlinx V7 chip with verliog and vhdl realization comes adc analog acquisition
<wangsir> 在 2025-06-10 上传 | 大小：20kb | 下载：0

[VHDL编程] SSH Singapore_7

说明：yuwyiwehjmmwenvnbwehgusdtwe
<dzikru > 在 2025-06-10 上传 | 大小：20kb | 下载：0

[VHDL编程] a2Aula6

说明：classe exerciceses of vhdl
<diegorezek > 在 2025-06-10 上传 | 大小：20kb | 下载：0

[VHDL编程] VHDL——如何写简单的testbench

说明：基于VHDL的testbench编写攻略(VHDL based on the preparation of testbench Raiders)
<onewayxiang > 在 2025-06-10 上传 | 大小：20kb | 下载：0

[VHDL编程] 7OFoAtBQqia.js

说明：1234231237456426786167567667676676
<Rahit > 在 2025-06-10 上传 | 大小：20kb | 下载：0

[VHDL编程] ddr_sdram

说明：包含ddr_sdr_conf_pkg.vhd，reset.vhd，ddr_dcm.vhd，user_if.vhd，ddr_sdram.vhd，Mt46v16m16.vhd以及仿真TB文件；设计采用Virtex ii系列芯片，DDR_SDRAM型号为Mt46v16m16，可用于进行DDR控制的初步学习使用；通过细致了解并进行逻辑控制，可深入理解DDR芯片内部构造； 支持133MHz系统时钟频率，突发长度为2，可进行读、写、NOP、激活、自刷新配置、预充电以及各ROW/BANK的激活改变等动作，较
<唛侬 > 在 2025-06-10 上传 | 大小：20kb | 下载：0

[VHDL编程] pci9504

说明：Verilog 语言编写 PCI9054 控制器的接口电路，实现 PCI总线到本地 8 位总线的转接控制(The Verilog language writes the interface circuit of the PCI9054 controller to realize the transfer control of the PCI bus to the local 8 bit bus)
<jcg17 > 在 2025-06-10 上传 | 大小：20kb | 下载：0

[VHDL编程] receive_nrf24l01

说明：该资料包含用verilog实现的NRF24l01无线芯片接收数据功能，在EP4CE22F17芯片上实现。(The data includes the function of receiving data from the NRF24l01 wireless chip implemented by Verilog and implemented on the EP4CE22F17 chip.)
<杨雷 > 在 2025-06-10 上传 | 大小：20kb | 下载：0

[VHDL编程] clock

说明：用VHDL完成的数字钟设计。可选24h与12h两种时制，运用到按键消抖。(The digital clock is designed with VHDL. Optional 24h and 12h two kinds of time system, apply to the button to shake.)
<redsoul丶> 在 2025-06-10 上传 | 大小：20kb | 下载：0