[VHDL编程] hdl

说明：
<yexianchun> 在 2025-07-06 上传 | 大小：31kb | 下载：0

[VHDL编程] 1553_enc_dec

说明：1553B编解码程序 verilog 描述-1553B codec procedures described in verilog
<pan> 在 2025-07-06 上传 | 大小：31kb | 下载：0

[VHDL编程] code

说明：代码文件夹： ARVI_FSM.v为顶层文件，用于模拟时用。 dataHex.dat 为模拟输入文件（只有10行，象征的意思。实际我们模拟时，dataHex.dat文件足有1个多GB） dataFormat.dat为输入文件对应的带格式的文件 使用modelsim模拟时，将dataHex.dat名字改为CPUContext.txt 结果: result.txt -Code folder: ARVI_FSM.v for top-level documen
<Bell> 在 2025-07-06 上传 | 大小：31kb | 下载：0

[VHDL编程] practica8

说明：practice manual of vhdl
<paredes_47> 在 2025-07-06 上传 | 大小：31kb | 下载：0

[VHDL编程] module

说明：基于VHDL语言，设计7段LED液晶显示屏，可以下载到相关的xilinx开发板上进行验证-Based on the VHDL language, design 7 LED LCD screen, can be downloaded to the relevant board to verify the development of xilinx
<李超> 在 2025-07-06 上传 | 大小：31kb | 下载：0

[VHDL编程] example2

说明：moore状态机程序 一共有四个状况，空闲 idle 等待 ready 信号准备好后进入判决状态 decision 否则继续等待 ready信号；判决状态 decision 中将 oe、we 信号置低，同时根据read_write 判定下一个状态是读状态 read 还是写状态 write；如果 read_write 为‘1’读状态 read，否则写状态write；读状态将oe 置高，we 置低；写状态将 oe 置低，we 置高。-moore state machine processes a
<panda> 在 2025-07-06 上传 | 大小：31kb | 下载：0

[VHDL编程] 2x4_decoder

说明：2*4 decoder program in verilog
<sandeep> 在 2025-07-06 上传 | 大小：31kb | 下载：0

[VHDL编程] fpga2

说明：正在学习FPGA, 这些资料跟大家分享一下.-Are learning FPGA, such information to share with you.
<李> 在 2025-07-06 上传 | 大小：31kb | 下载：0

[VHDL编程] primeno

说明：how to detect a prime number using VHDL
<tg> 在 2025-07-06 上传 | 大小：31kb | 下载：0

[VHDL编程] vhdl3

说明：VHDL Language Reference courses part3
<Kozinio> 在 2025-07-06 上传 | 大小：31kb | 下载：0

[VHDL编程] eth

说明：一个ahb接口的千兆以太网MAC，包括apb的配置接口-Ahb a Gigabit Ethernet interface MAC, including the configuration interface apb
<daisy> 在 2025-07-06 上传 | 大小：31kb | 下载：1

[VHDL编程] PWM

说明：PWM examples in VHDL
<netox> 在 2025-07-06 上传 | 大小：31kb | 下载：0