资源列表

« 1 2 ... .49 .50 .51 .52 .53 154.55 .56 .57 .58 .59 ... 4310 »

[VHDL编程GMSK

说明:GMSK的FPGA实现程序,全数字GMSK实现方案。-GMSK FPGA-implementation process, all-digital GMSK implementations.
<chen> 在 2025-06-08 上传 | 大小:1kb | 下载:3

[VHDL编程vhdl

说明:VHDL是一门很好的硬件描述语言。它有很多功能和语句。-VHDL is a very good hardware descr iption language. It has a lot of functions and statements.
<crucify> 在 2025-06-08 上传 | 大小:1kb | 下载:0

[VHDL编程bcd2bin_n

说明:This decoder binary to Binary Coded Decimal. Im tested on s3e-This is decoder binary to Binary Coded Decimal. Im tested on s3e
<luk> 在 2025-06-08 上传 | 大小:1kb | 下载:0

[VHDL编程myinterpolation

说明:复杂的插值函数,用于颜色空间转换 verilog-The complex interpolation function for color space conversion verilog
<zhangxinggang> 在 2025-06-08 上传 | 大小:1kb | 下载:0

[VHDL编程counter

说明:Counter module that implements the counter module in VHDL.
<Shahid Rizwan> 在 2025-06-08 上传 | 大小:1kb | 下载:0

[VHDL编程IS61LV10248

说明:IS61LV10248器件的modelsim 仿真模型-IS61LV10248 Verilog model for modelsim
<wyc> 在 2025-06-08 上传 | 大小:1kb | 下载:0

[VHDL编程quadrature_phase_detect

说明:verilog程序,正交鉴相算法。可用记事本打开。然后复制到Quartusii里。-The programe written in hardware discr iption languange verilog.
<yupeng> 在 2025-06-08 上传 | 大小:1kb | 下载:1

[VHDL编程afficheur

说明:Driver d afficheur de 4 chiffres de sept segments
<wan> 在 2025-06-08 上传 | 大小:1kb | 下载:0

[VHDL编程s

说明:基于VHDL的选择运算器,可以通过选择端选择加减与或四种运算,每个时钟周期刷新结果一次。注释已给出。-The choice of VHDL-based computing device, you can choose by selecting the side addition and subtraction with or four kinds of operations, the results of one per clock cycle refresh. Note has been gi
<cckaa> 在 2025-06-08 上传 | 大小:1kb | 下载:0

[VHDL编程seven

说明:基于VHDL实现输入控制7段数码管的代码,分别用逻辑表达式法和真值表法实现。-VHDL-based implementation of digital control input control 7-segment code, respectively, a logical expression method and truth table method to achieve.
<cckaa> 在 2025-06-08 上传 | 大小:1kb | 下载:0

[VHDL编程bi_bus

说明:基于FPGA的双向端口的开发,该方法简单易懂,便于读者理解和应用-FPGA-based bi-directional port development, the method is simple and easy to understand, easy to readers to understand and apply
<李海> 在 2025-06-08 上传 | 大小:1kb | 下载:0

[VHDL编程ldpc_dec

说明:hi i have uploaded the code
<sakthivel.p> 在 2025-06-08 上传 | 大小:1kb | 下载:0
« 1 2 ... .49 .50 .51 .52 .53 154.55 .56 .57 .58 .59 ... 4310 »

源码中国 www.ymcn.org