[VHDL编程] uart的verilog源代码

说明：简化的uart设计：uart是一种广泛使用的串型数据传输协议，允许在串行链路上进行全双工通信。
<yingkeli> 在 2008-11-14 上传 | 大小：40.5kb | 下载：0

[VHDL编程] Verilog2C++

说明：将Verilog代码转换成C++代码的软件，C源代码。-soft for changing Verilog code to c++ code ,c code
<kata> 在 2025-07-31 上传 | 大小：41kb | 下载：0

[VHDL编程] t80

说明：Configurable cpu core that supports Z80, 8080 and gameboy instruction sets
<吴毅> 在 2025-07-31 上传 | 大小：41kb | 下载：0

[VHDL编程] edajishu

说明：ＥＤＡ基础教程-EDA based tutorial.
<李西> 在 2025-07-31 上传 | 大小：41kb | 下载：0

[VHDL编程] MatrixAdd

说明：Matrix addition for matrix operation
<mproject> 在 2025-07-31 上传 | 大小：40kb | 下载：0

[VHDL编程] fpga123456

说明：从一个网友哪里找到的，Verilog十大基本功2（testbench的设计 文件读取和写入操作 源代码）-From a user where to find, Verilog ten basic skills of 2 (testbench design documents to read and write the source code)
<闫浪涛> 在 2025-07-31 上传 | 大小：40kb | 下载：0

[VHDL编程] 7232

说明：Space target recognition algorithm using PM, Maximum Likelihood (ML) criteria and maximum a posteriori (MAP) criterion, ECG data and includes source code written in MATLAB.
<huiqingqang > 在 2025-07-31 上传 | 大小：40kb | 下载：0

[VHDL编程] axi_ad9361

说明：AXI_AD9361 的 verilog 驱动工程，包含数据接收，数据发送 AXI总线 ，全部是verliog实现(AXI_AD9361's Verilog drive project, including data reception, data transmission AXI bus, all verliog implementation)
<大木瓜> 在 2025-07-31 上传 | 大小：40kb | 下载：0

[VHDL编程] v3

说明：mojo v3 complete eagle schematic
<sesso@yopmail.com> 在 2025-07-31 上传 | 大小：40kb | 下载：0

[VHDL编程] Receiver_spartn6_v1

说明：Implement design of UART receiver in verilog
<Armaghan> 在 2025-07-31 上传 | 大小：40kb | 下载：0

[VHDL编程] imports

说明：用FPGA实现UDP/IP协议，对于想用FPGA实现UDP/IP协议的可以看一看(Implementation of UDP/IP protocol with FPGA)
<蝶儿轻点> 在 2025-07-31 上传 | 大小：40kb | 下载：0

[VHDL编程] ac620_calculator_key_board

说明：基于Verilog编写的计算器，使用矩阵键盘输入数据，使用数码管显示运算过程和结果，基于小梅哥AC620开发板验证通过(The calculator based on Verilog uses matrix keyboard to input data and digital tube to display the operation process and results. The development board based on little mac620 passed the veri
<小梅哥fpga> 在 2025-07-31 上传 | 大小：40kb | 下载：0