[VHDL编程] VHDL代码2

说明：
<chenxueyi8815> 在 2008-12-09 上传 | 大小：46.65kb | 下载：0

[VHDL编程] CNT_24

说明：用vhdl实现24小时计数器，方法简单实用。 仿真环境MAXPLUS--use VHDL to achieve 24-hour counter, simple and practical method. Simulation environment Segments-
<dm> 在 2025-06-08 上传 | 大小：47kb | 下载：0

[VHDL编程] plane_game

说明：
<万广鲁> 在 2025-06-08 上传 | 大小：47kb | 下载：0

[VHDL编程] pic16f84

说明：pic MCU的HDL语言代码，实现器件是Xilinx FPGA,经过验证和测试-pic MCU HDL code, is the realization of Xilinx FPGA devices. After testing and validation
<钟方> 在 2025-06-08 上传 | 大小：47kb | 下载：0

[VHDL编程] taxi-vhdl

说明：出租车计费器 硬件描述语言 出租车计费器 MAX+PLUS软件 数字系统-Taxi billing hardware descr iption language taxi meter MAX+ PLUS software digital systems
<aneeee> 在 2025-06-08 上传 | 大小：47kb | 下载：0

[VHDL编程] lab3_VHDL

说明：这是基于VHDL的编程练习，适合于初学者学习VHDL编程，通俗易懂，简明扼要。-This is based on the VHDL programming exercises, suitable for beginners to learn VHDL programming, user-friendly and concise.
<wang> 在 2025-06-08 上传 | 大小：47kb | 下载：0

[VHDL编程] HardwareflowerdesignEDAdesignreport

说明：硬件电子琴电路设计EDA设计报告,开发环境VHDL-Hardware electric circuit design EDA design report, VHDL development environment
<百事可乐> 在 2025-06-08 上传 | 大小：47kb | 下载：0

[VHDL编程] mallifrey

说明：kokoty bjosu tkoko a lolkooo
<Mallifrey > 在 2025-06-08 上传 | 大小：46kb | 下载：0

[VHDL编程] round_robin

说明：Round Robin priority arbiter
<taso999 > 在 2025-06-08 上传 | 大小：46kb | 下载：0

[VHDL编程] fifo

说明：每一个时钟（clk_100m）上升沿，判断写请求信号是否为高电平，如果为高电平，那么就将数据线上的数据写入FIFO，然后在下一个时钟上升沿，wrf_use增加1，表示FIFO队列里的数据增加了一个。 细心的朋友可能会发现，其实在这一过程中，读请求信号一直为高电平，仔细分析这两张图片，大概可以得出如下判断： 在每个读时钟的上升沿，首先判断读请求信号是否为高电平，若为高电平，再判断FIFO是否为空，如果不为空，那么在下一个read_clock的上升沿将数据读出(us QuartusII desi
<及个 > 在 2025-06-08 上传 | 大小：46kb | 下载：0

[VHDL编程] can_ipcore

说明：转自opencore 里的代码，希望能有用。(Get from opencore.Hope it can helpful.)
<lkinzaghi> 在 2025-06-08 上传 | 大小：46kb | 下载：1

[VHDL编程] VerilogUart_Modelsim

说明：使用Verilog编写的UART ，用Modelsim仿真工程。(use Verilog Write UART Program, Modelsim simmulate the project)
<myBuf> 在 2025-06-08 上传 | 大小：46kb | 下载：0