[VHDL编程] serial_produce

说明：设计一个能够自启动的24-1的伪随机码（111101011001000）发生器。 设计一个序列信号发生器，产生一个011100110011序列码。 实现序列1110100。测试序列码波形 个人比较欣赏第二种方法 -to design an 24-1 since the start of the pseudo-random number (111101011001000) generator. Design of a signal sequence generator to pro
<飘来的南风> 在 2025-06-09 上传 | 大小：52kb | 下载：0

[VHDL编程] 02_SynthesizableMATLAB

说明：Lab 2 – Synthesizable MATLAB This lab exercise will explore the effects that different MATLAB coding styles have on hardware. The lab has two parts, each of which begins with a short introduction. This lab exercise is based on the simple MATLAB FIR
<alex_yang> 在 2025-06-09 上传 | 大小：52kb | 下载：0

[VHDL编程] vhdlfinishcpu

说明：用vhdl实现简单cpu的功能,能够很好的帮助特别是初学者学习vhdl的功能!-with vhdl cpu to achieve simple function can be very helpful, especially beginners learning vhdl function!
<敖鱼> 在 2025-06-09 上传 | 大小：52kb | 下载：0

[VHDL编程] 8051core-Verilog

说明：利用verlilog hdl语言编程，完成了8051内核，非常值得学习硬件描述语言的人看看！-Verlilog hdl programming language to use to complete the 8051 core, very much worth learning hardware descr iption language of the people to see!
<小方> 在 2025-06-09 上传 | 大小：52kb | 下载：0

[VHDL编程] VerilogHDL_advanced_digital_design_code_Ch10

说明：VerilogHDL_advanced_digital_design_code_Ch10 VerilogHDL高级数字设计源码Ch10-Advanced digital design VerilogHDL_advanced_digital_design_code_Ch10VerilogHDL source Ch10
<宇飞> 在 2025-06-09 上传 | 大小：52kb | 下载：0

[VHDL编程] FPGA

说明：FPGA中的冒险现象,降低fpga的稳定性和功耗-FPGA adventure in the phenomenon, reducing the stability and power FPGA
<zhangge> 在 2025-06-09 上传 | 大小：52kb | 下载：0

[VHDL编程] CPU2

说明：利用VHDL编写的简单CPU程序，能进行简单的加减运算，有运算结果截图的-VHDL prepared using simple procedures CPU can perform simple addition and subtraction calculations, the results have a screenshot of computing
<张娟> 在 2025-06-09 上传 | 大小：52kb | 下载：0

[VHDL编程] Coding Files

说明：Floating Point FP multiplication is widely used in large set of scientific and signal processing computation. Multiplication is one of the common arithmetic operations in these computations. A high speed floating point double
<kutti > 在 2025-06-09 上传 | 大小：51kb | 下载：0

[VHDL编程] 2

说明：设计一个具有时、分、秒计时的电子钟，按24小时计时。要求： （1）数字钟的时间用六位数码管分别显示时、分、秒； （2）用两个控制键，对数字钟分别进行分、时校正； （3）具有仿广播电台整点报时的功能。即每逢59分51秒、53秒、55秒及57秒时，发出4声500Hz低音，在59分59秒时发出一声1kHz高音，它们的持续时间均为1秒。最后一声高音结束的时刻恰好为正点时刻。 （4）具有定时闹钟功能，且最长闹铃时间为1分钟。要求可以任意设置闹钟的时、分；闹铃信号为500Hz和1kHz的方波信号，两
<LIMBO2K > 在 2025-06-09 上传 | 大小：51kb | 下载：0

[VHDL编程] quartus和modelsim中使用mif和hex文件1

说明：quartus和modelsim中使用mif和hex文件1(fpga modelsim mif hex)
<打酱油啊> 在 2025-06-09 上传 | 大小：51kb | 下载：0

[VHDL编程] 音乐播放

说明：实现蜂鸣器音乐播放，采用定时中断输出频率(To achieve buzzer music playing, using the timing interrupt output frequency.)
<主1> 在 2025-06-09 上传 | 大小：51kb | 下载：0

[VHDL编程] DE2_115_i2sound

说明：卡拉OK 混音程序 将两种音频混合输出 用Verilong语言编写(Karaoke remix program)
<我为秋香> 在 2025-06-09 上传 | 大小：51kb | 下载：0