资源列表
[VHDL编程] Registers
说明:Registers behavioral,simulation and gate implementation code<Praveen Andrew> 在 2025-06-13 上传 | 大小:87kb | 下载:0
[VHDL编程] sourcefiles-for-chip-scope-(serial-type-IDEA)
说明:this code is for IDEA(international data encryption algorithm)<Surender kumar> 在 2025-06-13 上传 | 大小:87kb | 下载:0
[VHDL编程] func_gen
说明:实现一个简易函数信号发生器的功能。系统上电后,默认输出低电平(无波形),默认初始频率为1KHz。波形输出频率可由开发板上的拨码开关SW0~SW3调节,可调范围为1KHz到2KHz,步进量为100Hz。波形由开发板上的DAC_A口输出。共有方波和三角波,正弦波三种波形可供选择,用户只需将开发板上的拨码开关SW6~SW7置成不同取值组合,就可以输出不同波形。其中方波的占空比可以用开发板上的按键开关BTN0~BTN1调节。系统重置按键为开发板上的按键开关BT7。另外,实验验收后我继续加入了锯齿波输出的<李丛阳> 在 2025-06-13 上传 | 大小:87kb | 下载:0
[VHDL编程] commutator
说明:使用FPGA实现三相直流无刷电机换相,该程序可以使用-Use FPGA to realize the three-phase brushless DC motor commutation, the program can use<冰叶西> 在 2025-06-13 上传 | 大小:87kb | 下载:0
[VHDL编程] ddfs
说明:IT IS THE CIRCUIT WHICH EXACTLY WORK AS SINE WAVE GENERATOR, THIS CAN BE EFFICIENTLY USED IN THE COMMUNICATIONS SYSTEMS<ajay kumar> 在 2025-06-13 上传 | 大小:87kb | 下载:0
[VHDL编程] VHDLVerilog-learnning--pits
说明:谈VHDLVerilog的可综合性以及对初学者的一些建议-VHDLVerilog can talk as well as some general recommendations for beginners<李博华> 在 2025-06-13 上传 | 大小:87kb | 下载:0