[VHDL编程] manchester-code

说明：曼彻斯特编码技术用电压的变化表示0和1。规定在每个码元中间发生跳变。高→ 低的跳变表示0，低→ 高的跳变表示为1。每个码元中间都要发生跳变，接收端可将此变化提取出来作为同步信号，使接收端的时钟与发送设备的时钟保持一致-Manchester coding techniques that use voltage changes in 0 and 1. Provisions in the middle of each symbol hopping happen. High → low hopping
<魏伟> 在 2025-06-12 上传 | 大小：89kb | 下载：0

[VHDL编程] shixian

说明：该文件是一份本人设计的实验报告，报告内详细说明了用VHDL语言，设计一个三位动态显示的计数器。采用模块化得设计，设计通过了仿真以及下载实现。总的文件是：shixian.vhd,下面包括四个元件：jishu1000.vhd,xzqh.vhd,senvedec.vhd,disp.vhd.-this paper uses vhdl to complement a design about how to make three leds display at the same time.
<tedquan> 在 2025-06-12 上传 | 大小：89kb | 下载：0

[VHDL编程] fft

说明：基于VHDL的FFT的实现,介绍FFT的软硬件实现,并有附图-The FFT based on the realization of VHDL to introduce hardware and software realization of FFT, and graph
<任杏> 在 2025-06-12 上传 | 大小：89kb | 下载：0

[VHDL编程] RTL

说明：
<Dee> 在 2025-06-12 上传 | 大小：89kb | 下载：0

[VHDL编程] 234

说明：IS-95/CDMA2000基带成形滤波器的实现 IS-95滤波器的实现： 本次设计采用转置型结构，并用展开技术将字串行架构转换成字并行处理架构，从而提高运行的速度。本次设计中采用展开因子J=4的展开转换技术。设输入数据为filter_in，输出数据为filter_out，则其展开因子J=4的并行处理系统如下图所示 -IS-95/CDMA2000 base-band filter shaping to achieve IS-95 filter to achieve: the de
<南才北往> 在 2025-06-12 上传 | 大小：89kb | 下载：0

[VHDL编程] CPLD

说明：AHDL 编写 的 EPM7218 程序，实现LED控制-EPM7218 prepared AHDL program and achieving LED control
<李先生> 在 2025-06-12 上传 | 大小：89kb | 下载：0

[VHDL编程] ddfs

说明：vhdl编的dds函数发生器，完成sin(x)曲线的生成-vhdl function generator dds compiled to complete the sin (x) curve is generated
<王晓虎> 在 2025-06-12 上传 | 大小：89kb | 下载：0

[VHDL编程] ecp233_1

说明：elliptic curve processor b-233, include test bench & test vector.
<tiger> 在 2025-06-12 上传 | 大小：89kb | 下载：0

[VHDL编程] 1a_DesignOverview

说明：Basic acknowleage of System Verilog, an presentation from acellera. Basic acknowleage of System Verilog, an presentation from acellera. -Basic acknowleage of System Verilog, an presentation from acellera.Basic acknowleage of System Verilog, an presen
<原子> 在 2025-06-12 上传 | 大小：89kb | 下载：0

[VHDL编程] ClockRun

说明：一个用Verilog语言实现的简单的时钟模拟。包含工程文件和实现文档。-Verilog language implementation with a simple analog clock. And the achievement of the document contains the project file.
<文闯> 在 2025-06-12 上传 | 大小：89kb | 下载：0

[VHDL编程] multiplexersemultiplexer

说明：this project is based on 2*1 and 4*1 multiplexer and 1*2 and 1*4 demultiplexer using vhdl.this is the 100 correct code,reference is taken from book digital electrionics written by anand kumar.please use quatrus to access this code.this code can be us
<jatab> 在 2025-06-12 上传 | 大小：89kb | 下载：0

[VHDL编程] exp5

说明：采用Verilog HDL完成移位寄存器的硬件实现，非常实用。-Complete the shift register using Verilog HDL hardware implementation, is very practical.
<江浩> 在 2025-06-12 上传 | 大小：89kb | 下载：0