[VHDL编程] 基于CORDIC算法的三角函数FPGA实现

说明：此源代码是基于CORDIC算法的三角函数实现，验证过没有问题
<25203172@qq.com> 在 2009-04-10 上传 | 大小：111.61kb | 下载：1

[VHDL编程] AND-gate

说明：fpga verilog入门经典系列：与门。-and gate
<wdlpt> 在 2025-07-18 上传 | 大小：111kb | 下载：0

[VHDL编程] state-machine

说明：基于FPGA的状态及程序设计。采用标准的三进程式状态及设计。本程序旨在通过编程了解基本的三进程式状态机的变成设计方法。-State and program FPGA-based designs. Using a standard three-state process style and design. This program is designed to be programmed into a design method to understand three basic process
<叶东林> 在 2025-07-18 上传 | 大小：111kb | 下载：0

[VHDL编程] verilong-example

说明：vhdl语言例程学习，，初学者适用的书籍-vhdl language routines suitable for beginners to learn the books
<王新锐> 在 2025-07-18 上传 | 大小：111kb | 下载：0

[VHDL编程] DC_MOTO_V1_0

说明：FPGA直流步进电机驱动程序，verilog编写-driver for DC moto controled by FPGA
<Jeff_yin> 在 2025-07-18 上传 | 大小：111kb | 下载：0

[VHDL编程] DDR_TEST_OK

说明：接口DDR2读写测试模块，好用，测试正确-Interface DDR2 read and write test module， ，test correctly
<于工> 在 2025-07-18 上传 | 大小：111kb | 下载：0

[VHDL编程] examples

说明：一些常见的Verilog HDL 例程，入门级学习者使用-Some common Verilog HDL examples
<苏仪> 在 2025-07-18 上传 | 大小：111kb | 下载：0

[VHDL编程] VHDL_paobiao

说明：用VHDL语言设计一个跑表，计时范围为59.99秒。-Write a time range using VHDL language to 59.99 seconds in the stopwatch
<wangcong> 在 2025-07-18 上传 | 大小：111kb | 下载：0

[VHDL编程] Verilog 150 classical examples

说明：FPGA VerilogHDL程序设计的150个经典实例，实用的FPGA学习与开发参考资料。(150 classical examples of FPGA VerilogHDL programming)
<ts_ear > 在 2025-07-18 上传 | 大小：111kb | 下载：0

[VHDL编程] vhdl_rand

说明：Linear Feedback Shift Register (LFSR)/Random number generator
<sheldon01 > 在 2025-07-18 上传 | 大小：111kb | 下载：0

[VHDL编程] keypad

说明：switch code for lpc2148 software used:keil
<bunny@ > 在 2025-07-18 上传 | 大小：111kb | 下载：0

[VHDL编程] Verilog的150个经典设计实例

说明：非常有用的verilog的150个经典编程实例(150 classic programming examples of Verilog)
<叫我小白呀> 在 2025-07-18 上传 | 大小：111kb | 下载：0