[VHDL编程] LIP4101CORE_uart

说明：UART Verilog sourc code
<jc> 在 2025-06-06 上传 | 大小：143kb | 下载：0

[VHDL编程] vlog-tutorial

说明：Verilog Tutorial seminar-Verilog Tutorial seminar...
<VINOD> 在 2025-06-06 上传 | 大小：143kb | 下载：0

[VHDL编程] full_adder

说明：4 bit Full adder: addes two 4 bit numbers
<Rishi> 在 2025-06-06 上传 | 大小：143kb | 下载：0

[VHDL编程] ALTERA_SRAM_IP

说明：ALTERA公司的SRAM IP核，加快设计流程-ALTERA company SRAM IP cores, speeding up the design process
<sqf> 在 2025-06-06 上传 | 大小：143kb | 下载：0

[VHDL编程] music

说明：乐器演奏电路设计——能够演奏出《友谊地久天长》的曲调-Musical circuit design- the ability to play the " Auld Lang Syne," the tunes
<wangmin> 在 2025-06-06 上传 | 大小：143kb | 下载：0

[VHDL编程] new_RS_Verilog

说明：这是基于FPGA的RS编解码的实际例子。我已经调试完成！- This is arranges the decoding based on FPGA RS the actual example. I already debugged complete!
<steef> 在 2025-06-06 上传 | 大小：143kb | 下载：0

[VHDL编程] a_vhd_16550_uart

说明：兼容16550 uart，使用fpga实现，支持多平台-Compatible with 16550 uart, use fpga implementation, multi-platform support
<东> 在 2025-06-06 上传 | 大小：143kb | 下载：0

[VHDL编程] compteur

说明：compteur on vhdl code source .
<haloui> 在 2025-06-06 上传 | 大小：143kb | 下载：0

[VHDL编程] VHDL_JTD

说明：设计任务要求 控制器部分的状态转移图和流程图；交通灯控制器：用于十字路口的交通灯控制器。实验要求： （1）东西方向各有一组红,黄,绿灯用于指挥交通，红，黄，绿的持续时间分别为25s,5s,20s 。 （2）当有紧急情况（如消防车）时，两个方向均为红灯亮，计时停止，当特殊情况结束后，控制器恢复原来状态，正常工作。 （3）两组数码管，以倒计时方式显示两个方向允许通行或禁止通行的时间。-Part of the design task requires the controller st
<zzx> 在 2025-06-06 上传 | 大小：143kb | 下载：0

[VHDL编程] UART-VHDL-design-

说明：设计的VHDL串口实例，感觉还不错，可以拿来借鉴和修改啊！-Design VHDL serial instance, I feel pretty good, can be used to draw and modify ah!
<韩非> 在 2025-06-06 上传 | 大小：143kb | 下载：0

[VHDL编程] vhdl-serial

说明：VHDL串口通信,实现数据的发送与接收，适合FPGA和CPLD芯片的开发-VHDL serial communication
<窦士> 在 2025-06-06 上传 | 大小：143kb | 下载：0

[VHDL编程] myosctest

说明：用verilog写的MAX.II内部震荡时钟的使用测试程序-By verilog MAX.II internal shocks using the test procedures of the clock
<kidd> 在 2025-06-06 上传 | 大小：143kb | 下载：0