[VHDL编程] viterbi译码

说明：verilog源代码
<john20090923@qq.com> 在 2011-06-15 上传 | 大小：145.32kb | 下载：0

[VHDL编程] shifter

说明：用vhdl实现双向移位寄存器 仿真环境MAXPLUS-II，QUARTUS--bidirectional use VHDL simulation environment shift register Segments-II, QUARTUS-
<dm> 在 2025-06-15 上传 | 大小：146kb | 下载：0

[VHDL编程] altera的IP源码

说明：Altera的IP源码8259，只需打开就能实现-Altera IP source 8259, will be realized only open
<王天权> 在 2025-06-15 上传 | 大小：146kb | 下载：0

[VHDL编程] Example-2-4

说明：这些是verilog编程实例4,仅供参考-These are four examples of Verilog Programming for reference
<john> 在 2025-06-15 上传 | 大小：146kb | 下载：0

[VHDL编程] tom08

说明：SRAM 视频采集测试程序 读写时序控制 为解决时钟切换而做的测试程序-SRAM test sequential read and write control procedures to resolve the clock switching out of the test procedure
<刘留> 在 2025-06-15 上传 | 大小：146kb | 下载：0

[VHDL编程] caijika

说明：基于FPGA的图像采集卡的设计与相关说明-FPGA-based design of fr a me grabbers and related note
<> 在 2025-06-15 上传 | 大小：146kb | 下载：0

[VHDL编程] liushun

说明：流水灯和跑马灯的程序 已经编译 可以用 是quartus的开发环境-Marquee lights and running water has been the procedure can be used to compile the development environment is quartus
<杨兴华> 在 2025-06-15 上传 | 大小：146kb | 下载：0

[VHDL编程] FFs

说明：A verilog example code of a shifter register using 3 FFs. Commented-A verilog example code of a shifter register using 3 FFs. Commented!!
<Lokous> 在 2025-06-15 上传 | 大小：146kb | 下载：0

[VHDL编程] FSM

说明：用verilog语言编写的状态机，包括状态机的各种标准写法，包括了modelsim的整个工程。-This code is used to describe the FSM. And it includes all modes of it.
<xiaofengyu> 在 2025-06-15 上传 | 大小：145kb | 下载：0

[VHDL编程] triple

说明：三速以太网的完整代码，已经过fpga验证，绝对好用-triple spide
<焦哥哥> 在 2025-06-15 上传 | 大小：145kb | 下载：0

[VHDL编程] ethernet

说明：ETHERNET，程序我已经验证过了，没有问题，大家可以放心使用。-ETHERNET, I program has already been verified, no problem, you can be assured use.
<董泽芳> 在 2025-06-15 上传 | 大小：145kb | 下载：0

[VHDL编程] Parallel-To-Serial-Converter

说明：Verilog Module for 8-Bit Loadable Serial/Parallel-In Parallel-Out Shift Registers with Clock Enable and Asynchronous Clear
<Raz> 在 2025-06-15 上传 | 大小：145kb | 下载：0