[VHDL编程] FPGA密码锁

说明：基于FPGA的电子密码锁设计
<hydalh> 在 2009-05-31 上传 | 大小：163.65kb | 下载：0

[VHDL编程] VHDLDPLL

说明：比较好的技术文章《基于VHDL的全数字锁相环的设计》有关键部分的源代码。-relatively good technical article, "based on VHDL DPLL the design" a key part of the source code.
<李湘鲁> 在 2025-06-08 上传 | 大小：164kb | 下载：0

[VHDL编程] div

说明：div的verilog开发程序，做稍微修改就可以应用到具体的工程当中-div of Verilog development process, make a slight modification can be applied to specific projects which
<杨华> 在 2025-06-08 上传 | 大小：164kb | 下载：0

[VHDL编程] vga

说明：xilinx 开发板程序，VGA控制显示-Xilinx development board procedures, VGA display control
<zhang> 在 2025-06-08 上传 | 大小：164kb | 下载：0

[VHDL编程] an_jian_qu_dou_dong

说明：可以用于按键去抖动的电路应用，采用vhdl编写-Button can be used to jitter circuit applications, the preparation of the use of VHDL
<xjl> 在 2025-06-08 上传 | 大小：164kb | 下载：0

[VHDL编程] set_abl_clk_i

说明：this a set_able_clock. like some in auto mobile.-this is a set_able_clock. like some in auto mobile.
<mkr> 在 2025-06-08 上传 | 大小：163kb | 下载：0

[VHDL编程] elevator-controller-VHDL

说明：电梯控制器程序设计与仿真，本文为DOC文档，附有源码和仿真波形-The elevator controller programming and simulation, this paper for the DOC document, attached to the source code and simulation waveform
<> 在 2025-06-08 上传 | 大小：163kb | 下载：0

[VHDL编程] dpllwc

说明：基于VHDL语言编写的锁相环程序，能够实现比较精确的锁相功能。-PLL-based VHDL language program, to achieve more precise lock function.
<kangyi> 在 2025-06-08 上传 | 大小：163kb | 下载：0

[VHDL编程] SynchronizeAutomaticallyEntersCPLD

说明：CPLD与CY7C68013通讯程序，使用的是同步输入功能，测试过了可以使用，需要下载自动同步驶入的固件。-CPLD and CY7C68013 communication program that uses synchronous input function test can be used, you need to download the firmware automatically synchronized into.
<刘冰> 在 2025-06-08 上传 | 大小：163kb | 下载：0

[VHDL编程] VHDL_ALTERA_MAX-EPM570-key_Digital-tube-display.r

说明：ALTERA MAX-II-EPM570 VHDL Source code key_Digital-tube-display , shematic 21EDA-ALTERA MAX-II-EPM570 VHDL Source code key_Digital-tube-display , shematic 21EDA
<Raminiut> 在 2025-06-08 上传 | 大小：163kb | 下载：0

[VHDL编程] Graphics-and-mixed-VHDL-input

说明：1、 学习在QUARTUSII软件中模块符号文件的生成与调用。 2、 掌握模块符号与模块符号之间的连线规则与方法。 3、 掌握从设计文件到模块符号的创建过程。 -Circuit design, graphics, and mixed VHDL input
<漆广文> 在 2025-06-08 上传 | 大小：163kb | 下载：0

[VHDL编程] sdram_ip

说明：完成SDRAM的上电配置，状态机编写其读写模块，存储模块，并通过两个异步作为存储和读取的通道(Complete the SDRAM power-on configuration, the state machine to write its read-write module, memory module, and through two asynchronous as a storage and read the channel)
<子炎恋紫雪 > 在 2025-06-08 上传 | 大小：163kb | 下载：0