资源列表
[VHDL编程] 8multipler
说明:用VHDL实现8位移位相加乘法器,从被乘数的最低位开始,若为1,则乘数左移后与上次的和相加;若为0,左移后以全0相加,直至被乘数的最高位。-VHDL 8-bit shift by adding the multiplier to achieve, starting from the lowest multiplicand, if 1, then left after the multiplier and add the last if 0, left after adding all 0, u<ruanxioafei> 在 2025-06-11 上传 | 大小:1kb | 下载:0
[VHDL编程] single_port_rom
说明:rom implemention in verilog hdl<badawi> 在 2025-06-11 上传 | 大小:1kb | 下载:0