[VHDL编程] Long-frame-synchronous-clock

说明：这是长帧同步时钟产生的Verilog源程序，已经编译通过，可以直接使用-This is a long fr a me sync clock generated Verilog source code, has been compiled by, can be used directly
<莫然> 在 2025-08-02 上传 | 大小：181kb | 下载：0

[VHDL编程] Verilog-HDL-design

说明：verilog方法逻辑设计教程，教会复杂电路设计的基本-verilog tutorial method of logic design, circuit design of the basic church complex
<赵玉祥> 在 2025-08-02 上传 | 大小：181kb | 下载：0

[VHDL编程] VerilogHDL-fpga

说明：精通VerilogHDL：IC设计核心技术实例详解-Proficient VerilogHDL: IC design example explanation of core technology
<肖积涛> 在 2025-08-02 上传 | 大小：181kb | 下载：0

[VHDL编程] disphex

说明：7 segemnts display hex decoder in tested in spartan 3 fpga
<Omar Pont> 在 2025-08-02 上传 | 大小：181kb | 下载：0

[VHDL编程] switch_rot

说明：switch rotator fsm for spartan 3 fpga in verolog leanguage
<Omar Pont> 在 2025-08-02 上传 | 大小：181kb | 下载：0

[VHDL编程] h_adder

说明：加法器 简单加法器实现 简单加法器实现 简单加法器实现-Simple adder to achieve Simple adder to achieve Simple adder to achieve Simple adder to achieve Simple adder to achieve
<张琳> 在 2025-08-02 上传 | 大小：181kb | 下载：0

[VHDL编程] stopwatch

说明：此为秒表计数器的硬件描述语言源程序，有清零键和暂停键。该例子比较简单，适合初学者。有分频、十进制、六进制、秒表共四部分组成-This is the stopwatch counter hardware descr iption language source code , a clear key and the Pause button . The example is simple , suitable for beginners . Took part in the frequency ,
<jacob> 在 2025-08-02 上传 | 大小：181kb | 下载：0

[VHDL编程] led_flash

说明：LED闪烁适合初学者联系使用，LED流水灯程序 -LED-flash LED LIUSHUIDENG VERILOG HDL FPGA适合初学者联系使用，LED流水灯程序
<舒丹> 在 2025-08-02 上传 | 大小：181kb | 下载：0

[VHDL编程] MIPS_Pipelined_CPU

说明：MIPS Pipelined CPU written on VHDL with commands, 5 stage pipeline
<dor> 在 2025-08-02 上传 | 大小：181kb | 下载：0

[VHDL编程] jiyuEDAjishu

说明：基于EDA技术的汉字滚动技术，可用在8*8LED点阵上用来显示汉字流动效果。-This is EDA about Characters rolling technology .You can use this to develop new technology.
<zhangjinhuan> 在 2025-08-02 上传 | 大小：181kb | 下载：0

[VHDL编程] 7-4-linear-space-time-block-codes-

说明：7-4线性分组码编码器 vhdl描述-7-4 linear space-time block codes encoder vhdl derect
<郭少华> 在 2025-08-02 上传 | 大小：181kb | 下载：0

[VHDL编程] trafficlight

说明：基于VHDL的十字路*通灯控制系统设计与实现,定时器模块由25S、5S、20S三个定时器组成，分别确定相应信号灯亮的时间。三个定时器采用以秒脉冲为时钟的计数器实现。eg、ey、er分别是三个定时器的工作使能信号，tm25、tm5、tm20是三个定时器的计数结束指示信号。 控制模块是对系统工作状态的转换进行控制，根据交通规则可得系统状态转换情况。ar、ay、ag br、by、bg分别表示由控制器输出的A道和B道的红、黄、绿信号灯亮的时间；eg、ey、er分别表示由控制器输出的控制25S、5S
<蔡利波> 在 2025-08-02 上传 | 大小：181kb | 下载：0