资源列表
[VHDL编程] FSM
说明: 用程序实现状态机功能,有限状态机是指输出取决于过去输入部分和当前输入部分的时序逻辑电路。一般来说,除了输入部分和输出部分外,有限状态机还含有一组具有“记忆”功能的寄存器,这些寄存器的功能是记忆有限状态机的内部状态,它们常被称为状态寄存器。在有限状态机中,状态寄存器的的下一个状态不仅与输入信号有关,而且还与该寄存器的当前状态有关,因此有限状态机又可以认为是组合逻辑和寄存器逻辑的一种组合。其中,寄存器逻辑的功能是存储有限状态机的内部状态;而组合逻辑有可以分为次态逻辑和输出逻辑两部分,次态逻辑的功能<李小明> 在 2025-06-15 上传 | 大小:1kb | 下载:0
[VHDL编程] sell
说明:Verilog 实现自动售货机,现在,自动售货机产业正在走向信息化并进一步实现合理化。例如实行联机方式,通过电话线路将自动售货机内的库存信息及时地传送各营业点的电脑中,从而确保了商品的发送、补充以及商品选定的顺利进行-CLK: standard clock signal, in this case, the frequency for 4Hz Now, the vending machine industry is on her way to the information and fur<李小明> 在 2025-06-15 上传 | 大小:1kb | 下载:0
[VHDL编程] TrafficLight
说明:一个简单的交叉路*通灯电路设计图,主干道与次干道等待时间不同-A simple traffic light intersection design circuits, main roads and secondary roads in different waiting time<戴连鹏> 在 2025-06-15 上传 | 大小:1kb | 下载:0
[VHDL编程] LightControl
说明:经典的雷鸟车灯控制电路设计,各大高校实验必做题目-Thunderbird classic light control circuit design, major colleges and universities must do experimental subjects<戴连鹏> 在 2025-06-15 上传 | 大小:1kb | 下载:0
[VHDL编程] statemachine
说明:RTL级verilog代码 用状态机实现 将输入数据写入16位寄存器,输出其除以7所得的余数(4位)-RTL-lever verilog code Using FSM to realize the following function:input the data into a 16bit register, divide it by 7, and output the 4-bit remainder<Gary> 在 2025-06-15 上传 | 大小:1kb | 下载:0