[VHDL编程] Synplify_Pro_FPGA

说明：基于 Synplify /Synplify Pro 的 FPGA 高级综合设计-Based Synplify/Synplify Pro advanced FPGA synthesis design of
<mingboshui> 在 2025-06-26 上传 | 大小：273kb | 下载：0

[VHDL编程] sbiu_phase_1

说明：VHDL SYSTEM VERILOG CODES
<narayan> 在 2025-06-26 上传 | 大小：273kb | 下载：0

[VHDL编程] ISE_lab4

说明：xilinx培训资料，配合相应的PDF文件使用 共20个，先上传一部分，其他的有需要再上传-xilinx training materials, with the corresponding PDF file using a total of 20, first upload a part of, the other the need to re-upload
<周明> 在 2025-06-26 上传 | 大小：273kb | 下载：0

[VHDL编程] spi_test

说明：VHDL ethernet implementation on FPGA
<gabymour> 在 2025-06-26 上传 | 大小：273kb | 下载：0

[VHDL编程] fpgaclock

说明：数字钟小程序，FPGA程序，用VHDL编写的源程序-failed to translate
<zhizhiwer> 在 2025-06-26 上传 | 大小：273kb | 下载：0

[VHDL编程] flash_mairapid

说明：divide from 50mhz to 2 hz
<vlad> 在 2025-06-26 上传 | 大小：273kb | 下载：0

[VHDL编程] taxi

说明：利用Verilog HDL语言设计了出租车计费器，使其具有时间 显示、计费以及模拟出租车启动、停止、复位等功能，并设置了动态扫描电路显示车费和对应时间，显示 了硬件描述语言Verilog—HDL设计数字逻辑电路的优越性。-Design using Verilog HDL language a taxi meter, it has time display, billing and simulation taxi start, stop, reset and other functions, an
<jonette> 在 2025-06-26 上传 | 大小：273kb | 下载：0

[VHDL编程] DF2C8_07_PS2

说明：verilog实现PS键盘接口控制,程序功能己验证.-verilog achieve PS keyboard interface control program functions have been verified.
<mu langs> 在 2025-06-26 上传 | 大小：273kb | 下载：0

[VHDL编程] fp_20m

说明：参数化的任意分频，修改参数就可得到任意整数的分频-Parametric any points frequency
<dandan> 在 2025-06-26 上传 | 大小：273kb | 下载：0

[VHDL编程] D_Flash_XS128

说明：飞思卡尔XS128的DFLASH程序，可以记忆数据-Freescale s XS128 s DFLASH program, the memory data can be
<lijun> 在 2025-06-26 上传 | 大小：273kb | 下载：0

[VHDL编程] part3

说明：Altera DE2 开发板试验2 第3部分VHDL答案-Altera DE2 Lab2 part3 VHDL answer
<jamie choo> 在 2025-06-26 上传 | 大小：273kb | 下载：0

[VHDL编程] reg16

说明：此能把按键所输入的译码出来，反应到数码管上面。-This key can decode it entered the reaction tube to the top of the digital.
<jakin> 在 2025-06-26 上传 | 大小：273kb | 下载：0