[VHDL编程] led

说明：一个简单的在fpga上实现循环跑马灯的程序-A simple cycle in the FPGA to achieve the procedure Marquee
<柯富茗> 在 2025-06-23 上传 | 大小：306kb | 下载：0

[VHDL编程] 45561564

说明：典型实例10.8 字符LCD接口的设计与实现 软件开发环境：ISE 7.1i 硬件开发环境：红色飓风II代－Xilinx版 1. 本实例控制开发板上面的LCD的显示； 2. 工程在\project文件夹里面 3. 源文件和管脚分配在\rtl文件夹里面 4. 下载文件在\download文件夹里面,.mcs为PROM模式下载文件,.bit为JTAG调试下载文件。-Typical examples of character LCD interface 10.8
<王磊> 在 2025-06-23 上传 | 大小：306kb | 下载：0

[VHDL编程] adder

说明：加法器 可做4BIT的運算 用直接語言撰寫-Adder computing can 4BIT
<劉家亦> 在 2025-06-23 上传 | 大小：306kb | 下载：0

[VHDL编程] Quartus9.0crackfile

说明：这是最新版的Quartus9.的破解文件，怎么做我就不说了，里面说的很清楚，我已经尝试，保证能用！希望大家学习愉快！-This is the latest version of Quartus9.' s Crack file, how do I do not say, which says very clearly, I have tried to ensure that can be! Hope that we learn with pleasure!
<雁过无痕呢> 在 2025-06-23 上传 | 大小：306kb | 下载：0

[VHDL编程] BP062-BU-01000-r0p0-00rel0[1][1].tar

说明：AXI协议检查器，由ARM公司开发对于想开发AXI master和slave模型的ASIC设计人员非常有用！-AXI protocol checker, developed by ARM to develop for the AXI master and slave model is very useful ASIC designers!
<李忠孝> 在 2025-06-23 上传 | 大小：306kb | 下载：1

[VHDL编程] charLCD

说明：字符lcd程序 vhdl语言 quartus环境下实现-Character lcd program vhdl language quartus environment to achieve
<PETER> 在 2025-06-23 上传 | 大小：306kb | 下载：0

[VHDL编程] USB

说明：USB口的设计，包括驱动程序的设计，以及软件的安装演示，软件的介绍，以及工作模式-USB port design, including the driver design, and installation of software, presentation, software presentation, and working models
<guoguo> 在 2025-06-23 上传 | 大小：306kb | 下载：0

[VHDL编程] vhdl-tutorial

说明：VHDL Tutorial, it describes the modeling language VHDL. VHDL includes facilities for describing logical structure and function of digital systems at a number of levels of abstraction, from system level down to the gate level. It is intended, am
<ubspsc> 在 2025-06-23 上传 | 大小：306kb | 下载：0

[VHDL编程] FPGAPS2keyboard

说明：FPGA嵌入式开发的源代码，本实例是实现psp键盘的串口通信-the source file based on FPGA it implement the function of comunation
<ganzhhua> 在 2025-06-23 上传 | 大小：306kb | 下载：0

[VHDL编程] HexToBin

说明：How to transform a binary 4 digit number into a 8 bit number for a seven segment display, characters 0 to 15 i.e. Hexadecimal.
<Basil> 在 2025-06-23 上传 | 大小：306kb | 下载：0

[VHDL编程] Crack_modelsim_6.1g-6.3d

说明：modelsim的学习和使用已经源代码，对读者很有帮助，如何使用modelsim builder-modelsim builder,very helpful
<> 在 2025-06-23 上传 | 大小：306kb | 下载：0

[VHDL编程] move

说明：桶形移位器，运用Verilog语言，编程实现，仿真正确，顺利执行。-Barrel shifter, the use of Verilog language, programming, simulation is correct, the successful implementation.
<uyuy0401> 在 2025-06-23 上传 | 大小：306kb | 下载：0