资源列表
[VHDL编程] nios-Software-Architecture-Analysis
说明：FPGA设计中利用NIOS开发软核 此文件让您熟悉NIOS软件架构-Development of FPGA design using NIOS soft core NIOS this file so that you are familiar with the software architecture<ice> 在 2025-06-21 上传 | 大小：321kb | 下载：0
[VHDL编程] mimasuo
说明：数字密码锁设计 基本要求： （1）开锁密码为四位十进制数。（2）按任意一个键后，系统进入等待状态，显示0000，此时若按密码输入键就将此刻外接四位输入数据线线上的一个十进制数字读入，将先前输入的数据左移一位，最末位加入刚输入的数据后显示，读入数字超过4个时，只保留最近输入的四个数；若按一下删除键可以消除刚输入的数字，数据右移一位，高位补0。若按确认键，将读入的4位数字与系统密码比较，正确的话开锁，数码管都显示“P”，不正确就显示“E”,拒绝开锁。（3）连续尝试3次没有能开锁进入死锁状态，拒绝<chenpeibei> 在 2025-06-21 上传 | 大小：321kb | 下载：0
[VHDL编程] Digital-IF-and-FPGA
说明：用 FPGA可以使符合标准的系统有别于竞争对手的产品，同时还为应用获得最佳平衡。-Digital IF and FPGA<车万方> 在 2025-06-21 上传 | 大小：321kb | 下载：0
[VHDL编程] part2
说明：Altera DE2 开发板试验3 第2部分VHDL答案-Altera DE2 Lab3 Part2 VHDL Answer<jamie choo> 在 2025-06-21 上传 | 大小：321kb | 下载：0
[VHDL编程] 8-SEG-LED-Board
说明：基于FPGA的EPM 1270芯片开发板的8 SEG LED Board Verilog程序，已通过测试，能正常使用，引脚已配好。-Based the EPM 1270 chip FPGA development board 8 SEG LED Board Verilog program has been tested normal use, the pin with a good.<周涛> 在 2025-06-21 上传 | 大小：321kb | 下载：0
[VHDL编程] light_water
说明：用VHDL语言编写的花样流水灯，有4种花样-With the pattern light water VHDL language, there are four kinds of tricks<陈星星> 在 2025-06-21 上传 | 大小：321kb | 下载：0
[VHDL编程] cpld-urat-vhdl
说明：基于CPLD的VHDL UART代码，串行异步通信，含代码及仿真图-Based on the CPLD VHDL UART code, serial asynchronous communication, including code and simulation diagram<瞿鑫> 在 2025-06-21 上传 | 大小：321kb | 下载：0
[VHDL编程] ep1c12_32_vga
说明：完整的VGA时序及其彩条显示，棋盘格显示，注释完整-Complete VGA timing and color bar display, checkerboard display, annotate complete<Lionel Chan> 在 2025-06-21 上传 | 大小：321kb | 下载：0