[VHDL编程] EP1C3_12_8_GW481

说明：等精度频率计 基于fpga的等精度频率计设计 利用Quartus||进行仿真-And other precision frequency meter fpga based design of equal precision frequency meter using Quartus | | simulation
<洛> 在 2025-06-20 上传 | 大小：343kb | 下载：0

[VHDL编程] SubspGA

说明：子空间分解在FPGA上的高效实现Subspace decomposition in the efficient implementation on FPGA-Subspace decomposition in the efficient implementation on FPGA
<its> 在 2025-06-20 上传 | 大小：343kb | 下载：0

[VHDL编程] can_controller

说明：基于FPGA的VHDL，can总线控制的设计与实现，在ISE下弄的。-FPGA-based VHDL, can control the design and implementation of the bus, get under the ISE' s.
<洪依> 在 2025-06-20 上传 | 大小：343kb | 下载：0

[VHDL编程] ZLG7290B_app

说明：FPGA整个板子开发板电路原理图，资料详细，请大家多多关注。-The whole board FPGA development board of the circuit principle diagram, material detailed, please everybody very much attention.
<唐星辰> 在 2025-06-20 上传 | 大小：343kb | 下载：0

[VHDL编程] pll20

说明：能实现利用开发板上的锁相环实现倍频，程序思路清晰明了，易学习。-Use and development board to achieve phase-locked loop to achieve frequency, clarity of program ideas, easy to learn.
<徐凯> 在 2025-06-20 上传 | 大小：343kb | 下载：0

[VHDL编程] FIFO

说明： FIFO是英文First In First Out 的缩写，是一种先进先出的数据缓存器，他与普通存 储器的区别是没有外部读写地址线，这样使用起来非常简单，但缺点就是只能顺序写 入数据，顺序的读出数据，其数据地址由内部读写指针自动加1完成，不能像普通存 储器那样可以由地址线决定读取或写入某个指定的地址-FIFO is the abbreviation of the English First In First Out, a FIFO data buffer, the differen
<李海军> 在 2025-06-20 上传 | 大小：343kb | 下载：2

[VHDL编程] DSP2812SCH

说明：这是前面几个FPGA例子的开发板原理图，是DSP&FPGA综合性开发板，供大家参考学习-This is the first few examples of FPGA development board schematics, a comprehensive DSP & FPGA development board, for your reference learning
<陆泉> 在 2025-06-20 上传 | 大小：343kb | 下载：0

[VHDL编程] 100vhdl-example

说明：100个vhdl的例子，很好的东西，不是很难，非常适合初学者学习-100 vhdl example, a good thing, is not difficult, very suitable for beginners to learn
<xianglehappy> 在 2025-06-20 上传 | 大小：343kb | 下载：0

[VHDL编程] dist_mem_gen_ds322_3

说明：core generator vhdl book
<joshua dorafshan> 在 2025-06-20 上传 | 大小：343kb | 下载：0

[VHDL编程] PS2code

说明：The PS2 scan code is displayed on BCD 7 segments display.
<anutzu07> 在 2025-06-20 上传 | 大小：343kb | 下载：0

[VHDL编程] jiaoyan

说明：Verilog编写的crc16校验程序，为大家通信校验提供一种可靠的方法-Verilog prepared crc16 checksum procedure for everyone to provide a reliable communication method validation
<李子豪> 在 2025-06-20 上传 | 大小：343kb | 下载：0

[VHDL编程] Hx711

说明：hx711的数据读取程序，已测试完成，能正常使用-hx711 data reading program, has been testing is complete, the normal use
<胡兴亮> 在 2025-06-20 上传 | 大小：343kb | 下载：0