资源列表
[VHDL编程] keyboard_QuDou
说明:基于EDA技术的键盘控制系统设计的VHDL程序-Keyboard based on EDA technology VHDL process control system design<hunaigang> 在 2025-06-07 上传 | 大小:1kb | 下载:0
[VHDL编程] ssram-and-tesebench
说明:实现一个256x8的同步静态存储器SSRAM,用硬件描述语言Verilog写的,同时谢了测试程序-it realized a 256x8 SSRAM,writen by Hardware descr iption language Verilog ,and include the testbench.<李柏祥> 在 2025-06-07 上传 | 大小:1kb | 下载:0
[VHDL编程] Four-multipliers-with-VHDL-
说明:用VHDL实现四位乘法器,不直接用乘法实现。该代码思路清晰,希望可以帮助到大家!-Four multipliers with VHDL implementation, not directly with the multiplication implementation. The code is clear thinking, I hope to help to you!<recochun> 在 2025-06-07 上传 | 大小:1kb | 下载:0
[VHDL编程] SP_RAM_16x8_TB_solution
说明:SP_RAM_16x8_TB_solution SRam 16x8 test bench solution. useful for verification.<gopi> 在 2025-06-07 上传 | 大小:1kb | 下载:0
[VHDL编程] Parking_plaza
说明:Parking_plaza Parking_plaza Parking_plaza-Parking_plaza Parking_plaza Parking_plaza Parking_plaza<basit> 在 2025-06-07 上传 | 大小:1kb | 下载:0
[VHDL编程] ANTIREBOTE
说明:Codigo antirebote para utilizar en tu proyecto de digitales<jacobo> 在 2025-06-07 上传 | 大小:1kb | 下载:0
[VHDL编程] counter_interleaver
说明:It is verilog based implementation of interleaver and counter for 0,15,3,7,8,4,2,14<urvish> 在 2025-06-07 上传 | 大小:1kb | 下载:0
[VHDL编程] clk
说明:这是一个数字秒表的设计。几时周期为0.01s-1h。带有计数器的清零端,还有一个秒表的计时起止控制开关,最后计时信息显示在数码管上。-This is a digital stopwatch design. When a period of 0.01s-1h. Cleared with the end of the counter, and a stopwatch start and end time-control switch, the last time the information di<linpy> 在 2025-06-07 上传 | 大小:1kb | 下载:0